图说集成电路制造工艺

第1篇 集成电路制备前的准备工作 第1章　点石成金的神奇行业 2 1.1　有趣的半导体产业历史 2 1.1.1　电子管时代 3 1.1.2　晶体管时代 4 1.1.3　集成电路时代 5 1.2　半导体行业现状 11 1.2.1　半导体行业概况 11 1.2.2　半导体设计业现状 14 1.2.3　半导体制造业现状 15 1.2.4　半导体封测行业现状 18 1.2.5　中国大陆半导体产业现状 20 1.3　芯片是怎样炼成的？24 第2章　电子产业的基石——硅 27 2.1　炼丹炉里生长硅 27 2.2　硅的“脾性” 31 2.3　半导体器件的基础——PN结 34 2.4　双极型晶体管 37 2.5　MOS管 40 2.6　应力工程-应变硅 43 2.7　鳍式场效应晶体管 46 第3章　芯片制造的战略支援部队 47 3.1　比手术室还干净的地方——净化间 47 3.1.1　良率——半导体制造的生命线 47 3.1.2　沾污的类型与来源 48 3.1.3　净化间的结构 51 3.2　半导体制造中的化学品 52 3.2.1　化学溶液 52 3.2.2　气体 54 3.3　半导体设备 55 3.4　半导体测量 56 3.5　集成电路设计与制造的桥梁——掩膜版 60 第4章　集成电路工艺概述 62 4.1　Fab的分区 62 4.2　典型CMOS工艺流程 63 4.3　集成电路工艺里的“加”“减”“乘”“除” 75 第2篇 集成电路工艺中的“加法” 第5章　氧化 78 5.1　二氧化硅的结构与性质 78 5.1.1　二氧化硅的结构 78 5.1.2　二氧化硅的物理性质 79 5.1.3　二氧化硅的化学性质 80 5.2　氧化工艺 81 5.2.1　氧化生长机制 81 5.2.2　干氧氧化 82 5.2.3　水汽氧化 84 5.2.4　湿氧氧化 86 5.2.5　影响氧化速率的因素 86 5.3　二氧化硅的应用 87 5.3.1　器件保护与表面钝化 87 5.3.2　器件隔离 87 5.3.3　栅氧电介质 89 5.3.4　掺杂阻挡 89 5.3.5　金属层间介质层 90 5.3.6　氧化硅的其他应用 90 5.3.7　氧化硅的应用总结 91 5.4　氧化设备 92 5.4.1　卧式炉 92 5.4.2　立式炉 93 5.4.3　快速热处理（RTP）设备 94 5.5　氧化质量检查及故障排除 96 5.5.1　氧化质量检查 96 5.5.2　氧化故障排除 98 第6章　化学气相淀积 99 6.1　薄膜淀积概述 99 6.2　化学气相淀积工艺 102 6.2.1　CVD工艺概述 102 6.2.2　CVD淀积系统 104 6.2.3　APCVD 105 6.2.4　LPCVD 107 6.2.5　PECVD 110 6.2.6　HDPCVD 111 6.2.7　CVD过程中的掺杂 112 6.3　介质及其性能 113 6.3.1　介电常数k 113 6.3.2　低k材料 114 6.3.3　超低k材料 115 6.3.4　高k材料 116 6.4　外延 118 6.4.1　外延概述 118 6.4.2　气相外延 （VPE） 119 6.4.3　分子束外延（MBE） 120 6.4.4　金属有机CVD（MOCVD） 120 6.5　CVD薄膜质量影响因素及故障排除 121 6.5.1　CVD薄膜质量影响因素 121 6.5.2　CVD故障检查及排除 121 6.5.3　颗粒清除 122 第7章　物理法沉积薄膜 124 7.1　集成电路工艺中的金属 124 7.1.1　铝 125 7.1.2　铝铜合金 126 7.1.3　铜 127 7.1.4　硅化物 128 7.1.5　金属填充塞 129 7.1.6　阻挡层金属 129 7.2　金属淀积工艺 130 7.2.1　蒸发 130 7.2.2　溅射 131 7.2.3　金属CVD 134 7.2.4　铜电镀 134 7.3　旋涂 135 7.4　铝互连工艺流程 135 7.5　铜互连工艺流程 136 7.5.1　单大马士革工艺 136 7.5.2　双大马士革工艺 138 7.6　金属薄膜的质量检查及故障排除 138 第8章　扩散 139 8.1　扩散原理 139 8.2　扩散工艺步骤 142 8.3　扩散应用 145 第9章　离子注入 146 9.1　离子注入工艺 146 9.2　离子注入机 148 9.3　离子注入中的沟道效应 149 9.4　离子注入的应用 150 9.5　离子注入后的质量测量 152 9.6　离子注入中的安全问题 154 第3篇 集成电路工艺中的“减法” 第10章　清洗硅片 156 10.1　清洗目的 156 10.2　清洗硅片的标准流程 157 10.3　干法清洗工艺 158 10.4　硅片清洗设备 159 第11章　刻蚀 160 11.1　刻蚀概述 160 11.1.1　刻蚀原理 160 11.1.2　刻蚀分类 160 11.1.3　刻蚀参数 162 11.2　湿法刻蚀 164 11.3　干法刻蚀 165 11.3.1　干法刻蚀概述 165 11.3.2　二氧化硅的干法刻蚀 167 11.3.3　多晶硅的干法刻蚀 167 11.3.4　氮化硅的干法刻蚀 169 11.3.5　金属的干法刻蚀 169 11.3.6　光刻胶的干法刻蚀 171 11.3.7　干法刻蚀终点检测 171 11.4　刻蚀质量检查 172 第12章　化学机械抛光 173 12.1　平坦化概述 173 12.2　传统平坦化工艺 174 12.3　化学机械抛光 175 12.3.1　CMP机理 175 12.3.2　CMP优缺点 177 12.3.3　CMP主要参数 177 12.3.4　CMP设备组成 178 12.3.5　CMP终点检测 179 12.3.6　CMP后清洗 180 12.4　CMP应用 181 第4篇 集成电路工艺中的“乘法” 第13章　离子注入退火 184 13.1　掺杂离子注入之后的退火 184 13.2　离子注入制备SOI时的退火 186 13.3　制备高k介质时的退火 188 13.4　退火方式 188 第14章　回流 191 14.1　PSG回流 191 14.2　BPSG回流 192 第15章　制备合金 195 15.1　制备多晶硅金属硅化物（polycide） 195 15.2　制备自对准金属硅化物（salicide） 196 15.2.1　制备Ti硅化物 197 15.2.2　制备Co硅化物 198 15.2.3　制备NiPt硅化物 199 15.3　自对准硅化物阻挡层（SAB）技术 199 第5篇 集成电路工艺中的“除法” 第16章　深紫外（DUV）光刻 202 16.1　光刻概述 202 16.1.1　光刻原理 202 16.1.2　光刻参数 204 16.1.3　光刻成本 204 16.2　光刻工艺流程 205 16.3　气相成底膜处理 209 16.4　旋涂光刻胶 210 16.4.1　光刻胶的组成 210 16.4.2　光刻胶的特性 211 16.4.3　对光刻胶的要求 212 16.4.4　光刻胶的涂敷 212 16.5　软烘 213 16.6　对准曝光 214 16.6.1　光刻光源 214 16.6.2　曝光关键参数 216 16.6.3　相移掩膜技术 218 16.6.4　光学临近修正 219 16.6.5　浸没式光刻技术 220 16.7　曝光后烘焙 220 16.8　显影 222 16.9　坚膜烘焙 223 16.10　图案检查 224 16.11　光刻设备 224 16.11.1　接触式光刻机 225 16.11.2　接近式光刻机 225 16.11.3　扫描投影光刻机 226 16.11.4　分步重复光刻机 226 16.11.5　步进扫描光刻机 227 16.12　硬掩膜技术 228 16.13　双重图案曝光与多重图案曝光技术 229 16.14　光刻质量检查 230 16.14.1　光刻胶质量检查 230 16.14.2　对准和曝光质量检查 231 16.14.3　显影质量检查 232 16.15　光刻安全 234 第17章　极紫外（EUV）光刻 235 17.1　EUV光刻原理 235 17.2　EUV光刻优点 236 17.3　EUV光刻面临的挑战 237 17.4　EUV光刻设备 239 17.5　EUV光刻技术展望 241 第18章　纳米压印——下一代光刻技术 243 18.1　纳米压印技术的原理 243 18.2　纳米压印技术的发展 245 18.3　纳米压印技术的应用 249 18.4　纳米压印设备 250 第19章　其他光刻技术 252 19.1　电子束光刻技术 252 19.2　离子束光刻技术 253 19.3　X射线光刻技术 254 19.4　定向自组装技术 255 第6篇 未来的集成电路工艺 第20章　集成电路工艺发展趋势 258 20.1　未来集成电路的应用领域 258 20.2　未来的集成电路工艺发展趋势 258 第21章　集成电路产业中的“卡脖子”问题 264 21.1　集成电路制造领域 264 21.2　集成电路设计领域 265 附录 267 参考文献 272