FPGA在OSD中的应用

第6卷第14期2006年7月科学技术与工程Vol. 6 No. 14 JuL. 20061671-1815(2006)14-2065-04Science Technology and Engineering2006 Sci Tech EFPGA在OSD中的应用杜升平曹剑中田雁唐垚(中国科学院西安光学精密机械研究所,西安71008)摘要根据现有视频叠加设备不能图文并茂的现状提出一种基于FPGA的数字叠加新方法,对该方法原理进行分析,并给出仿真以后FPGA内部结构和实验结果验证了该方法的有效性和可靠性关键词大规模集成电路(FPGA)视频叠加(OSD)视频信号中图法分类号TP3342+2;文献标识码AOsD(On- Screen Display),也就是视频叠加,顾的EMF口CE空间进人DM642做相应的预处理,处名思义,是视频信号中混入字符或其它信号,从而理后数据通过DM642的视频口输出进入OSD在屏幕的特定位置上与图像信号同时显示。在现代FPGA,经过叠加后的视频数据在视频编码器的视频采集系统,如视频监控系统、电视信号处理SA7105中编码以后输出到监视器显示结果系统中,经常需要叠加不同的字符。从视频叠加的DM642可以通过对外部同步或者异步存储器的访工作方式及本身电路的构成来看,已经历从利用中问实现对FGA内部寄存器读写控制。FPGA的中断小规模数字集成电路、专用集成电路和单片“屏幕通过DSP的外部中断 EXINT6和 EXINT7向DSP发出显示”器件来实现等三个不同的发展阶段。用中小中断请求。FPGA由专用的控制芯片来配置,调试通规模数字集成电路来实现,时序要求严格、开发难过AG口调试度大、周期长、可靠性差,已经基本被淘汰;后两种方式电路虽然相对简单,使用也较为方便,但是如2FPGA内部结构果要叠加比较复杂的字符和图像,实现起来却比较OSD内部结构如图2所示。困难OSD FPGA和DM642的EMF口,视频口,以及随着大规模可编程逻辑器件的普及,利用FGA视频编码器均有接口,不同的模块有着不同的功可以集成若干路独立的显示RAM计数扫描电路,实能。现多路字符叠加。通过对FGA内部FIFO的读写可21视频接口( Video interface)以任意改变叠加内容。除了键控叠加(硬叠加)外0SD的视频接口和DM642的视频口2相连接,负还可以实现字幕的透明叠加(淡人淡出)功能;同时责寄存从视频口所获取的视频信号和控制信号。视也支持更多的视频编码格式,简化了电路设计,增频接口模块给0SD混合模块提供视频数据信号,同强了可靠性,在许多实时图像采集系统中已经得到时也给视频编码器SAA7105提供控制信号。在FPGA广泛的应用中视频数据延迟了10个时钟周期,为了和数据延迟1系统原理相匹配,控制信号也相应的做了10个时钟周期的延迟图1为OSD系统框图, Camera Link相机获取的2.2地址解码数字视频信号,DS90C28A将串行数字信号解成并中国煤化工F相连接,它负责行视频信号以后,通过同步FHF缓存,经过DM62寄有CNMHG号,同时将地址信号做第一级解码, OSD FPGA异步寄存器地址分配2006年3月14日收到在CE地址空间,而CE3地址空间分为外部同步逻科学技术与工程6卷DMeOSDFFGAEMFzBaNDOL BUFFERN Dnc28AFRO E27:3DCEUPDIRRPS Ort图10SD系统框图2,4OSD数据FIFOOSD数据FIFO是一个256字深,32b宽的FIFO,它的内部存放着待叠加字符数据。地址解码模块控制它的写使能,数据解包模块控制读使能,同时数据解包模块把数据从FIFO中读出。25DMA事件发生器DMA事件发生器监控OSD数据FIFO的使用和每一场中DMA事件发生的次数,当FFo内部空间足够存下一次DMA事件所需的存储空间,同时当前场所发生的DMA次数没有超过在寄存器中所规定DMA次数时,DMA事件就发生一次。2.6控制逻辑逻辑控制模块控制OSD拆包模块、DMA事件发图2OSD内部结构辑空间,FPGA内部FFO空间和FPGA内同步寄存器生器和OSD混和器之间的状态。它通过监控视频控制信号ⅤSYG和AⅤID来控制不同的模块。如果空间OSD FIFO非空,同时扫描也进入了指定窗口,控制23寄存器逻辑模块使能对FIFO的读取,拆包0SD数据,和OSD内部寄存器模块分为同步寄存器和异步寄存数据和视频数据的混合器。同步寄存器包括OSD开始X坐标寄存器OSD开逻辑控制模块提供0sD混合信号,拆包信号始Y坐标寄存器,OSD结束X坐标寄存器,OSD结束YDMA事件发生器的控制信号。图3为OSD状态坐标寄存器,叠加字符颜色寄存器,每一场包含的机DMA事件数目寄存器等等。通过对OsD开始X坐标27oSD拆包模块0SD开始Y坐标,OSD结束X坐标,OSD结束Y坐标这OSD模块负责将数据从 OSD FIFO中读出,然后些寄存器的写入确定视频叠加的范围,对叠加字符将勦坦业迦蝠熬据是8bit时,拆包模颜色寄存器的写入来确定叠加图像的颜色。异步奇块每中国煤化工bit,如果视频数据存器主要包括中断控制寄存器,异步寄存器均为为宽度CNMH钟周期将数据拆成8 bit杜升平,等:FPGA在OSD中的应用2067210DDR模块当DDR模块所接收到的是8bt视频数据,DDR模块在时钟的上升沿和下降沿都输出相同的数据,如图4所示。OSD EN=0OSD ENvac八八八八八八八八八/italieOSD EN:DvP2D92DOOCEDCEXODXOSEDCODCEDG-DXCMIDD1DENCDATATD OCODCOC-CDOOCDDOIDXwDOSD EN=l图48bit数据,单边沿输出当DDR模块所接收到的是16bt视频数据DDR图30SD状态机模块在时钟的下降沿输出高有效位,低有效位在时2.8OSD颜色表钟的上升沿都输出,如图5所示。0SD颜色表是深度为一个128字,宽度为24bit的RAM。地址解码器控制颜色表写使能和写人OSD颜色表的数据,当OSD控制寄存器的 CLEAR CLUTXCAInVP2D19 12被置高时,OSD颜色表中的写指针复位到0位置,每ENCDAA(D) OCOXOCXr完成一次写操作,写指针自动增加,指向下一个存储空间。图516bit数据,双边沿输出24bit的OSD颜色表中包含了Y,Cb和Cr信号来表达28种不同的颜色,其中07位是Y数据,8-15位3显示事件和处理过程是Cb数据,16-23位是Cr数据。显示器的扫描从屏幕左上角开始,按照从左到oSD颜色表的工作比较像FIFO,数据拆包模块右、自上而下的顺序进行所以定义屏幕的左上角为输出OSD颜色的读地址,相应地址SD颜色数据却坐标原点,向右是横坐标正方向,向下是纵坐标正方由数据混合模块读取。OSD颜色表根据数据拆包模向。横坐标以等效的点为单位,纵坐标以行为单位。块输入的地址查找相应的Y,Cb和Cr信号,然后转换根据FPGA寄存器中OSD开始坐标(X,Y),结束坐标为拆包后的像素数据。所有0SD颜色表的输出有严(X,Y),确定了OSD区域。当显示器扫描到第Y行时,格的次序,在颜色表模块中输出次序的控制也是由从第κ个点开始时,开始从OSD数据FIFO中读取待叠拆包模块来完成。颜色数据是24bi,最后输出给加字符数据,同时查取OSD颜色表,根据字符数据和0SD混合模块的数据是8b或者16bit宽,8bit数据颜色表中的值,然后在OSD数据混合器中将原视频格式的输出次序是Cb0,Y0,C0,Y1,Cb2,Y2,信号中加人字符数据和颜色数据,直至结束坐标(X,C2,Y3…16b数据亮度信号在低8位,色度信号Y)点结束,混合视频数据产生最后的输出数据流场在高8位,亮度信号的次序是Y0,Y1,Y2…,色度信事件寄存器中指定每一场中DMA次数,DMA极限寄号的次序是Cb0,Cf0,Cb2.Cr2,Cb4,C4存器中指定了每次数据搬移的大小,当FIFO内部空29OSD数据混合器间足够存下一次DMA事件所需的存储空间,同时当当视频数据未进入指定OSD区域,OSD数据混前场所发生的DMA次数没有超过在寄存器中所规定合器直接输出原始视频数据。屏幕上显示出未叠加的DMA次数时,DMA事件就发生一次,将需要叠加的图像。当视频数据进入指定OSD区域,OSD的第一的字符存储在FIFO中,在每一次DMA事件发生过程个字符信号到来,同时OSD拆包模块激活,OSD控制中中国煤化工目进行跟踪。当写器使能OSD数据混合器,完成将视频数据和OSD数大小相等时,说明这据混合到一起,屏幕上显示出经过叠加以后的图CNMH爭旯戚,则丌贴一次DMA事件。输出像(下转第2087页)14期刘目前,等:区域可持续发展质量预测建模2087Modeling of Region Sustainable Development Quality Monitoring and Early-warningLiu Muqian "2, ZENG Qingru, YU fei2-College of Resource and Environmental Science School of Computer& Information Engineering2Hunan Agricultutal University, Changsha 410128)Abstract] Based on a detailed study of background, theory and methodology of early -warming, theintroduction of research history, current situation and method is set out. This essay makes an illustration in thefull range of the importance and process of regional development quality monitoring and early-warning, designsevaluating indexes. It aims at setting a frame of Monitoring and Early-warning system of sustainable developmentquality and provides a new study thinking[ Key words] region development quality monitoring and early-warning上接第2067页)数据流通过DMA模块搬移至数据输出口,最后再到的应用开辟了更为广阔的领域。视频编码器中经过编码。至此,需要叠加的字符就可考文谳以根据自己的设置在屏幕上显示出来了。1孙泓波顾红,苏为民视频字符叠加技术的发展及四种实现方4实验结果案电子技术应用,2000,26(11):44-4采用文中所述设计方案,字符叠加信号均可正2田雁,曹剑中,刘波张敏视频监控系统中双路视频字符叠加器设计与实现.光子学报,2004;33(50):634637常、可靠地工作。视频叠加电路不但能实时地接收3mMs2oDM642 EVM OSD FPGA User's Guide SPrU95. Texa视频口数据并及时显示任意的字符,为视频叠加器Instruments Incorporated, June 2003Application of FPGA in OSD SystemDU Shengping, CAO Jianzhong, TIAN Yan, TAN Yao(Xi' an Institute of Optical and Precision Mechanics of CAS, Xi'an 710068)[Abstract] Aim at the insufficiency of text and graphics cant display on the same screen, a new digitaltechnique was given based on FPGA. The theory of the systerecture simulated andresult experimented were given. All of this verify the technique中国煤化工[Key words] FPGA USD screen display signalCNMHG