高速PCB设计技术

船电技术|应用研究VoL.30 No.5 2010.5高速PCB设计技术李鹏飞(海军工程大学，武汉430033)摘要:在高速系统中，噪声的产生是-一个最值得关注的焦点，高频信号很容易由于辐射而产生干扰，本文针对PCB设计介绍了几种高速电路设计技术，通过这些设计技术，可以消除高频噪声.关键词:高速PCB端接串扰EMI中国分类号: TP334.7文献标志码: A.文章编号: 1003-4862(2010)05-0038-04High Speed PCB Design TechnologyLi Pengfei(Naval Univ. of Engineering , Wuhan 430033, China)Abstract: In high speed system, the existence of noise is a focal point deserved to be pay attention to. Highfrequency signal is easy to produce interference due t0 radiation. For PCB design, several high speed circuitdesign technology are recommended in this paper through which can eliminate high frequency noise.Key words: high speed; PCB,; termination; crosstalk; EMI在高速电路板设计中最重要的考虑就是电源1引言的分配网络。电源分配网络必须为低噪声的电路随着系统设计复杂性和集成度的大规模提板.上各部分的电路，提供-一个低噪声的电源。电高，电子系统设计师们正在从事100 MHz以上的源分配网络同时还得为电路板上所有产生或接收电路设计，总线的工作频率也已经达到或者超过信号提供一个信号回路。50MHz,有的甚至超过100MHz.目前约50%时2.1电源分配网络作为电源钟的设计频率超过50 MHz,将近20%的设计主实际电源具有一定的阻抗，如图1所示，图频超过120 MHz。在高速系统中，噪声的产生是中以电阻、电感、电容网络的形式表示。事实上，-一个最值得关注的焦点，高频信号很容易由于辐阻抗是分布在整个电源分配网络中，因此，噪声射而产生干扰，高速变化的数字信号会导致振铃、将叠加在电源上。设计的目标是要尽可能的减小反射、串扰等，除非使用高速电路设计技术，否电源分配网络的阻抗。则基于传统方法设计的PCB将无法工作。oVcc因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速↓电路设计师的设计技术，才能实现设计过程的可↓↓控性。图1实际电源特 性图.2电源 分配网络及其影响电源分配网络的形式可分为总线式和电源层式。早期的设计，由于PCB加工工艺机成本的制约，中国煤化工.电源总线与信收稿日期: 2010-02-08号线M.HCNMH G件提供电源，同作者简介:李鹏飞(1978-), 男，工程硕士，研究方时还待为旧号线拥中工间，所以电源线总是趋于向:导航、制导与控制。38V.l.30 No.5 2010.5船电技术|应用研究长且细的带状线。这就相当于电源线上串有一个小。如果传输线和负载端的阻抗不匹配，那么输小电阻，尽管这个电阻很小，但它的影响却很大。出的电流信号和信号最终的稳定状态将不同，这而对于电源层式的电源分配方案由于电源通过整就引起信号在接收端产生反射，这个反射信号将个层的金属来分配电源，其电源阻抗会小得多,传回信号发射端并再次反射回来。随着能量的减所以电源噪声也会比总线式的小得多。弱反射信号的幅度将减小，直到信号的电压和电单电源层并不能消除电源的线路噪声，因为流达到稳定。.所有的系统产生足够引起问题的噪声，不管采用3.1端接哪种电源分配方案，电源线路都需要抑制噪声的传输线产生反射，导致信号失真,在负载端滤波。通常使用去藕电容来滤波，一般的，放置产生振铃，使系统速度变慢，,所以需要-种技术一个1~10μF的去藕电容在电源接入电路板处，来消除，至少减小这个反射。由于反射在Zo=Zi滤除低频噪声;放置-一个0.01~0.1 μF的去藕电时，才能消除，所以可以通过在负载端并联- -个容在板上每- -个有源器件的电源管脚处，滤除高电阻来减小负载阻抗到Zr= Zo以消除第一次反射频噪声。一这种方 法称为并联端接。也可以通过在输出2.2电源分配网络作为信号回路端串联一个电阻来增加源阻抗到Zs= Zo以消除第信号开关时能量的产生是高速电路中产生噪二次反射一-这种方法称为 串联端接。声的根源。任一信号的开关，都产生一个交流电并联端接如图2.a所示，由于输入阻抗往往流,而电流需要一个回路，信号的回路可由VCC都很高，所以通常使R-=Zo,这种方法有一个缺或地提供。信号线与信号回路构成一个电流环路，点:高电平输出时的电流消耗太大。如图2.b所这个电流环路有一定的电感量，所以可以把它看示的方法，是将并联电阻端接在一个3V到2.5 V成- -个线圈。这可能恶化信号的振铃、串扰、辐的电源上，但是很遗憾，很难找到-一个能高速地射。环路的电感量和它所引起的问题，会随着环从吸收电流转换到输出电流的电源来响应信号的路包围的面积增大而增大。所以，最小化环路面调变。图2.c所示的方法可以大大减小对输出电积，将最小化由电路环路引起的振铃、串扰、辐流的需求，两个电阻的戴维宁等效与图2.a一致，射等问题。尽管这是一个很好的想法，但它要求有更大输出电源总线有固定的线路，信号的回路只有沿电流的电源，因为这两个电阻是跨接在VCC与着这些线路走，不管是不是最佳路线。除非布线地之间的。时将信号线布在尽可能靠近电源线，以最小化信以上三种并联端接都不实用，还有一-种并联号回路，否则很容易产生大的信号回路，从而产端接方法，如图2.d所示，是用一个串联RC网生较大的噪声。而电源层作为信号回路，并不限络作并联端接，这样对输出驱动来说，就不存在制信号回路的路径，回路总能沿着阻抗最小的路直流负载了。这种端接方法称为交流并联端接。径走，从而减少噪声。所以电源层式电源分配系在负载端的端接设计是为消除信号的第-次统是一个更好的解决方案。反射。还有一个消除反射的方法一串 联端接，是在输出端串联一一个电阻，这个电阻可以认为是3信号传输线及其相关设计规则源阻抗的一部分，这样就可以增加源阻抗到当信号延迟时间远大于信号跳变时间时，信Rr+Zs=Zo以消除第二次反射，如图2.c所示，这.号线必须当作传输线。PCB板上的走线可等效为种端接对于集总负载工作有很好的效果。串联和并联的电容、电阻和电感结构。串联电阻通常一个非常匹配的端接是不可能的，因为的典型值0.25-0.55 ohms/foot, 因为绝缘层的缘驱动器的高电平输出阻抗和低电平输出阻抗是有故，并联电阻阻值通常很高。将寄生电阻、电容差别的，设施端接电阻的选择变得很难，因为不和电感加到实际的PCB连线中之后,连线上的阻可能” 中国煤化宁的端接电阻，设抗称为传输线阻抗Zo.线径越宽，距电源/地越计者近，或隔离层的介电常数越高，传输线阻抗就越*TYHCNMHG39船电技术应用研究Vol.30 No.5 2010.5串扰是信号间不希望有的耦合，串扰分容性乡R=Zo -。Rw=ZoOVHus .串扰和感性串扰。容性串扰就是信号线间的容性耦合，当信号线在一定长度 上靠得比较近时就会a)b)发生。感性串绕可以想象成信号在-一个不希 望有Vo的寄生变压器初次级之间的耦合，串绕的大小取决于两个环路的靠近程度和环路面积的大小及所= -RWRx=Lovu(RR)影响的负载的阻抗，两个信号环路靠得越近、环R路面积越大，串扰也越大。jRr-Zo . 医+Cr)图2 a)~d)并联端接 e) 串联端接图3 a)桩线b)改进方法3.2传输线的布线规则感性串扰占的比例要比容性串扰大得多，串合适的端接将确保信号的抗干扰性，但仍然扰可以通过以下一些简单的办法来有效的抑制:有可能因为不适当的布线导致较大的噪声。下面1)由于容性串扰和感性串扰的大小均随负载的布线规则可能增强电路板的性能:阻抗的增大而增大，所以应对串扰引起的干扰敏1)避免传输线的阻抗不连续性.阻抗不连续感的信号线进行适当的端接;点就是传输线突变的点，如直拐角、过孔等，它2)增大信号间的距离可以有效地减小容性串将信号的反射产生所以应尽可能避免。布线时注扰意以下几点:3)在相邻信号间插入-根地线也可以有效减*避免走线直拐角，尽可能用45°角或弧线小容性串扰,这根地线需每1/4 波长就接入地层;走线; .4)对于感性串绕,应尽量减小环路面积，如●尽可能少用过孔，因为每-一个过孔都是一果 允许的话，消除这个环路;个阻抗不连续点;5)避免信号共用回路。*外层的信号避免通过内层，内层的信号也.4电磁干扰(EMI)避免跑到外层。因为内层信号属于带状线，而外层信号属于微波线，两种不同类型的传输线的阻EMI(Electro-Magnetic Interference)即 电磁干抗是不同的，如果信号从内层到外层，或从外层扰，产生的问题包含过量的电磁辐射及对电磁辐到内层，就会产生反射。射的敏感性两方面。EMI表现为当数字系统加电2)不要用桩线。布线时很容易走出如图3.a运行时，会对周围环境辐射电磁波，从而干扰周那样的桩线，这些都是噪声源。如果桩线很短，围环境中电子设备的正常工作。它产生的主要原那末只需在传输线的末端端接就可以了，尽管分因是电路工作频率太高以及布局布线不合理。布的负载降低了传输线的阻抗。如果传输线足够减小EMI的途径通常有:屏蔽、滤波、最小长的话，也是一条条的传输线，它以主传输线为化电流环路和尽量降低器件的速度。屏蔽不在本源，同样产生反射，情况就会变得很复杂。所以文讨论范围，以下讨论其它几种减小EMI的方应避免长的桩线，可以改成如图3.b所示的两条法走线，并在两条线的末端都做端接。4.1中国煤化工3串扰 及其消除HCNMHG不可避免的。环路相当于一个天线，最优化环路引起的EMI问I0Vol.30 No.5 2010.5船电技术|应用研究题,意味着要减小环路的数量及环路的天线效应、(2)磁性元件。别产生人为的环路、尽量减小环路的面积。磁性元件是由铁磁材料构成的，用于抑制高确保信号在任意两点上只有唯- --条回路路频噪声，工作原理如图5所示。磁性元件并不增径，可以避免人为环路。尽可能地用电源地层,加线路的直流阻抗，这使得它非常适合用在电源这样可以保证信号的自然路与信号的环路面积最线.上作噪声抑制器。常见的有磁珠、磁环、扁平小。在用电源地层时，应注意信号回路不被阻塞。磁夹子。4.2滤波....[.在电源线上经常采用滤波的方法来减小EMI,有时也用在信号线上。信号线的滤波只被2|推荐为最后手段，当其它方法无法消除信号噪声时。滤波通常有三种选择:去藕电容、EMI滤波图5磁性元件工作 原理器、磁性元件.去藕电容已在前面讨论过了.EMI4.3器件的速度滤波器的种类很多,应用在不同频率范围的都有。在给定的频率范围内,器件产生的能量越少,磁性元件则是用于高频抑制的。辐射的噪声就越小。高速器件跳变的时间更短，(1)EMI滤波器。EMI滤波器是商业性的器件,设计用于衰减意味着在高频范围里有更多的能量,也就是产生高频噪声，主要用在电源线的滤波。EMI滤波器更多的噪声。如果系统要求的速度很高，那么必须要用足是电容、电感的组合，选择怎样的组合取决于滤够高速的器件，为此可能需要做出额外的努力以波器接入端的阻抗大小，通常有几种组合:穿心满足EMC,这也是合理的。但如果更低速的器件电容、L型滤波器、π型滤波器、T型滤波器，如可以满足系统的要求，那就没有必要用高速的器图4所示。件。5结语=高速电路设计是一个非常复杂的设计过程，a)b)本文所阐述的方法就是专门针对解决这些高速电o示m不-0 om不mo路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑,这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，;)d但可能产生串扰和显著的热效应。因此在设计中,需权衡各因素，做出全面的折衷考虑;既满足设图4 a)穿心电容b) L型滤波器计要求，又降低设计复杂度。高速PCB设计手段c) π型滤波器d) T型滤波器的采用构成了设计过程的可控性，只有可控的，●穿心电容，只是一个电容，适用于两端都才是可靠的。为高阻抗的场合，但它不提供接入两端之间的高参考文献:频隔离。* L型滤波器，适用于两端阻抗相差较大的[1] 田广锟.高速电路PCB设计与EMC技术分析.北京:电子工业出版社, 2008.场合，电感端接入到阻抗低的一端。* π型滤波器，与穿心电容一样，适用于两[2]曾峰，巩海洪，曾波. PowerPCB高速电子电路|版社，2004.端都为高阻抗的场合，但它提供更高的衰减。[3] N中国煤化工电路板设计，北京:◆T型滤波器，适用于两端都为低阻抗的场THCNMHG合41