Cache性能分析

第22卷第1期新乡教育学院学报2009年3月Vol.22,No.1JOURNAL OF XINXIANG EDUCATION COLLEGEMAR,2009Cache性能分析程军锋(陇南师范高等专科学校,甘肃陇南742500)摘要:随着计算机 CPU的速度越来越快，计算 机主存和CPU之间速度差异问题也日 益突出,已经严重影响了计算机系统性能的提高。现已有多种技术改进主存的存取速度来提高计算机系统性能,其中通过Cache提高存储系统速度是广泛采用的一种技术。笔者主要介绍Cache的基本工作原理,同时也分析了引人Cache后计算机系统的性能,并介绍了-些改进Cache性能的方法。关键词:高速缓冲存储器;命中率;加速比;失效;映射中图分类号:TP3文献标识码:A文章编号:162-3325020901-111-03作者简介:程军锋(1980-),男,甘肃礼县人,助教。研究方向:计算机基础理论教学。计算机发展到现在,CPU主频的提升使得计算下,Cache的大小只有几M,有的甚至采用多级Cache机系统性能有了极大地提高,但计算机系统性能提技术。高不仅取决于CPU的性能,还与系统结构、指令系-、Cache的工作原理和结构统数据在各部件间的传送速度及存储部件的存取在现代计算机系统中,Cache已经成为计算机速度等因素有密切关系,特别是与CPU和主存之间不可或缺的一部分,引人高速Cache 的目的是为了的存取速度有着很大的关系。如果CPU工作速度解决高速CPU和低速主存间速度差异问题以提高较快,而主存访问速度相对较慢,这样就会造成CPU计算机系统性能。因此要分析Cache对计算机性能等待,浪费CPU的性能,降低处理器速度,进而影响的影响,必须要了解Cache的工作原理以达到优化计算机整体性能。其性能。长期以来,计算机工作者一直研究解决主存与Cache的工作机制基于程序访问局部性原理,CPU的速度差异问题的方法，已有多种技术用来提对大量典型程序运行情况的分析结果表明,在一个高主存的访问速度,其中通过Cache(高速缓冲存储较小的时间段内，CPU对存储器的访问不是任意器)来提高存储系统速度就是一种有效的技术。的、随机的,而是对某一局部范 围的存储器地址频繁Cache是容量较小但速度快的半导体随机存储器，访问,集中在--小块存储空间,对此范围以外的地址位于CPU和大容量主存之间,但存取速度比主存快则访问很少，由程序产生的逻辑地址往往在存储器得多。它的作用是为CPU提供-一个速度与之相当，中是连续分布的,而且程序中有许多循环程序段和而容量与主存相同的存储系统,以解决CPU和主存子程序,就表现为访存的集中性倾向。虽然数据分间速度不匹配的- -项技术。这种技术可在计算机系布的这种集中倾向不如指令明显,但对数组等有结统成本增加很小的前提下,使计算机性能得到明显构数据还是有相对的集中性,因此,对这些最近访问的提升。从i80386开始,在微处理机器中都采用了过的空间有可能再次被访问的倾向。这种对局部范Cache,由存储器本身和外围控制电路构成Cache。围的存储器地址频繁访问,而对此以外的地址很少为了追求速度,Cache包括管理在内的全部功能几访中国部性。根据程序的乎都由硬件实现。目前,在主存配置几百M的情况局部煤化工间设置一个容量HCNMHG'收稿日期:2008-09-12111相对较小的高速存储器,把正在执行的空间地址附经常访问Cache去替代对低速主存的访问,从而提近的一部分指令或数据从主存调入这个存储器,供高整个系统的效率,这就关系到系统的加速比。CPU在一个时间段内使用,来提高程序的运行速度。系统加速比告诉我们,部件改进后的机器比改这个介于主存和CPU之间的高速小容量存储器就进前性能提高多少。Amdahl 定律告诉我们,当系统是Cache (高速缓冲存储器)。中的某--部件采用某种更快的执行方式后系统性能正是依据此原理,系统不断地将与当前访问块的提高与这种方式所使用的频率或占总执行时间的相关联的一个不太大的后继存储单元块从内存读到比例有关。根据该定律我们能够快速得出改进所获Cache,然后再与CPU进行高速传送,以达到速度匹得的效益。系统加速比依赖于以下两个因素:配。当CPU访存时,首先通过主存/Cache地址变换第一,可改进部分在原系统计算时间中所占的机构判定访存地址所对应的存储单元块是否已在百分比，即可改进部分执行所占用时间/改进前的总Cache中。如果在Cache中(称为Cache命中),则经执行时间。这个值用可改进比例表示，它总是小于地址变换机构将主存地址变换成Cache地址去访问1或等于1的。Cache,如果不在Cache中(称为Cache不命中),则产第二,可改进部分改进后的性能提高的倍数。生Cache块失效,这时就要把要访问的字直接从主即改进前该部分的执行时间/改进后该部分的执行存送往CPU,同时把包括该字的一个块从主存调人时间。用部件加速比表示性能提高比,-般情况下Cache,如果Cache中已满,容纳不下新调入的块时,它是大于1的。就要选择替换策略,从Cache中换出一个旧块,并将系统部件改进后,系统的总执行时间等于不可新块替换进Cache。改进部分的执行时间加.上可改进部分改进后的执行在主存与CPU之间加人与CPU速度相当的时间,即SRAM作为高速缓冲存储器后,在其中就保存了主总执行时间进后=不可改进比例x总执行时间或进省存的部分内容。CPU 在读写数据时首先访问Cache,可改进比例x总执行时间永选直部件加速比如果访问命中,而Cache速度与CPU速度相当,所以可改进比例CPU可以在零等待下完成指令执行,只有在Cache = 不可改进比例+部作加速比x总执行时间x进物中没有CPU所需的数据时, CPU 才去访问主存。改进部件后系统加速比为改进前执行时间与改二Cache性能分析进后总执行时间之比，即在计算机系统中设计Cache的目的是通过减少系统加速比=总执行时间改进程CPU访存等待来提高计算机的性能。尽管引入总执行时间改进后Cache后,使用SRAM技术的Cache访问速度与CPU(1-可改进比例) .的速度相当,可以使系统的整体速度得到提高,但由于SRAM采用的制作工艺和制作成本较高,从计算我们主要关心的是在引入Cache后系统性能的机系统的性价比方面来考虑,也不可能将所有主存提高情况,讨论在一般情况下CPU的访问主存的周都换成SRAM。从CPU性能方面考虑,增加Cache期是CPU指令周期的10倍,主存的容量是Cache容系统的目的就是使主存的平均访问时间接近Cache量的1000倍,Cache的命中率为90%的问题。访问时间,在多级存储系统中,平均访存时间T可定假设CPU访问Cache的指令时间周期为T,则义如下:CPU访问内存的指令时间周期为10T,主存的容量T=H+Tc +(1- H).Ty是1 GB指令容量,那么Cache 的容量是1MB指令容其中H表示命中率(数值上等于命中次数比访量。若一程序具有1MB指令在内存中,忽略其他花存总次数),Tc表示命中Cache时的访问时间,Ty表销时间,则在这种情况下,其加速比为:示未命中Cache时访问主存的时间。总执行时间x进框。总执行时间改适后“由此可见,在访存时间和硬件速度有关的情况1000x 1or下,Cache的访问中命中率是衡量Cache效率的重要1000x 90% XT+ 100x 1σr≈To指标。命中率越高,正确获取数据的可能性就越大。中国煤化工容量相对于程序-般来说,Cache的命中率决定于Cache容量.Cache指令MHCNMHG如果在系统Cache控制算法和Cache的结构。设计较好的Cache系统,不变的悄况下,程予有1(B指令在内存中,Cache的命中率应在90%以上。如果命中率高,CPU就可以指令容量依然是1MB,因为程序在执行过程中这些11