Cache中TLB的设计及优化

期刊名字：苏州大学学报（自然科学版）
文件大小：
论文作者：孙宏，薛骏，凌青
作者单位：东南大学
更新时间：2022-12-18
下载次数：次

论文简介

当今微处理器的设计中,为了加快虚拟地址向物理地址转换的速度,通常使用地址转换后备缓冲器TLB(translation lookaside buffer)来加快地址转化的速度.本论文基于逆向设计,提出了一种可行的TLB结构,可完成地址转换的功能,并从硬件上支持了不同大小的页表格式.此外,通过引入DVS技术将TLB存储单元中的漏电功耗减少90%以上.

论文截图

上一条：电子电路优化设计

下一条：基于ANSYS的结构优化设计

版权：如无特殊注明，文章转载自网络，侵权请联系cnmhg168#163.com删除！文件均为网友上传，仅供研究和学习使用，务必24小时内删除。

Cache TLB 地址转化功耗 DVS

Cache中TLB的设计及优化

微信公众号

小编微信