基于NIOS的SOPC设计

第25卷第4期计算机工程与设计2004年4月Vol. 25No. 4COMPUTER ENGINEERING AND DESIGNApr. 2004文章编号: 100-7024(2004)04-0504-04中團分类号: TP30I;TP391.7文献标识码:A基于NIOS的SOPC设计方茁，彭澄廉，陈泽文(复旦大学计算机与信息技术系，上海200433)摘要: SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。它将处理器、存储器、I0口等系统设计需要的组件集成到一个PLD器件上，构建成一个可编程的片上系统。NIOS是Altera公司开发的可进行SOPC设计的处理器软核。通过一个实例，详细介绍了如何在Excalibur平台上实现一个基于NIOS的SOPC设计.关键词:片上系统;片上可编程系统; IP核; NIOS; 开发平台NIOS based SOPC designFANG Zhuo，PENG Cheng-lian，CHEN Ze-wen(Departmnent of Computing and Information Technology, Fudan University, Shanghai 200433, China)Abstract: SOPC is a flexible, eficient soc design methodology which is developed by Altera corporation. It could build & SOCdesign by integrating processor. memory、 VOs and other peripherals into a PLD. NIOS is a soft-core microprocessor developedby Altera corporation, which could be used to build a SOPC design. A demonstration was given, which showed how to realizea NIOS based SOPC design through an example on Excalibur platform in detail.Key words: SOC; SOPC; IP core; NIOS; development platform核(见本文2.2.1节)放入PLD中,这个软核就是NIOS,它1引言只占芯片内部很少的一-部分逻辑单元，成本很低。同ASIC随着大规模集成电路设计技术的进步和制造工艺水.相比较，如果将处理器放到ASIC中需要付给处理器厂商平的提高，以及单个芯片上的逻辑门数的增加，嵌入式系专利费,每买一片就得付一-次费用，而且ASIC的NRE(-统设计变得日益复杂。与此同时，上市时间的压力也越次性投资)大,风险也大,NIOS则没有这个问题.NIOS的来越大，传统的嵌入式系统设计方法已不能适应当前嵌开发工具包价格很低，并且可用在不同的产品里,不受限入式系统设计的需要。单个芯片上的逻辑门数的增加在制。使设计任务复杂的同时，也为设计人员的开发设计开辟NIOS处理器是RISC型处理器，它有两个版本:16位了新的天地一- 可以把整个系统集成到一个芯片上,这与32位版本,两个版本的字的位宽分别是16位与32位"。就是所谓的soc技术，即片上系统(System On Chip)。socNIOS处理器支持流水线技术，而且其大多数指令可在-技术是当前联入式系统设计的一个研究热点。Altera 是个时钟周期内完成。NIOS 处理器的寄存器文件的大小世界知名的可编程逻辑器件公司。过去,Altera作为可编可配置为128个、256个，或者512个寄存器,具有很大的程逻辑器件供应商，他提供PLD器件。如今,Altera同时灵活性。又是系统方案的供应商，他现在为客户提供的服务是如NIOS体系结构中的总线采用的是Altera公间开发的何把-一个系统所需要的嵌入式功能块，也就是IP核，放Avalon总线结构”。Avalon总线通过端口把连接到它上面到可编程逻辑器件上组成系统,这就是SOPC(SystemOn的主、从部件联系起来,通过指定时序,部件之间就可以Programmable Chip)技术。进行通讯了。Avalon总线的显著特点是把连在它上面的部件分为2NIOS体系结构与SOPC主、从部件,并且通过总线自身提供的仲裁部件来协调部2.1NIOS体系结构件间的通讯。对于速度要求不是很高的低端应用,Altera将一个软主部件是指那些含有主端口(masterport)的部件,它.基金项目:国家自然科学基金项目日(69873010); 国防预研基金项目(4131602(中国煤化工:2003-06-30.作者简介:方苗(1975-), 男，吉林人，硕士研究生，主要研究领城为硬软件泽文，高工。YHCNMHG-504一们可以启动总线的传输过程:而从部件只能在总线上进统设计方案,它的实质是soc设计技术。与其它soC设行接收,不能启动总线传输。例如,连接在Avalon总线上计技术相比,它的特点在于可编程性,即它利用FPGA或的NIOS处理器是主部件，而连接在Avalon总线上的CPLD器件的可编程性来进行SoC设计。SDRAM是从部件。NIOS 的架构如图1所示。进行SOPC设计的环境是SOPCBuilder,它集成在AI-.tera公司的EDA工具QuartusII中。它有一个友好的图形System Moduleser用户界面，通过这个界面，用户可以从Altera提供的IP库PCL ctrt-PCIlogic中选取-些组件,如处理器、SDRAM、Flash.各种I/O口等，PIOSignals | PCI. datrbridgeSignals并可通过选择配置相应的参数。如果用户有特殊功能要to求，但IP库中没有，则用户可以加入自定义的逻辑来实off-chip| peripberatuser现。devices,logieOfT-chip在进行SOPC设计时,用户需要先通过SOPCBuildermemory选择IP组件，然后用SOPCBuilder产生所选择的系统组Customperipheral件的VHDL或者Verilog源文件。之后，用Quartus II编译Altera PLD整个系统,编译成功后,把编译文件下载到开发板上进行验证。图1 NIOS架构用SOPC进行开发的一般流程如图2所示。2.2 SOPC2.2.1 soC 技术与IP核用Qurtusl1创建新项目随着半导体工艺的迅速发展，单个芯片上的逻辑门数显著增加，同时, EDA技术的推广和VLSI设计的普及<需要用户逻餐?es| 煸写用户逻冀化，采用Soc技术可以把整个系统集成到一个芯片上。1o然而，在上市时间的压力下,必须要求缩短SOC产品的设用SOPC Builder在IP库中选择井配置组件计与生产时间。为了快速设计生产出soc产品，设计人员必须利用用SoPC Builder生成选择组件的潭代码及检查用户運辑预先定义并验证好的IP核(inellectual property core),即知识产权核”。IP核是soc设计的关键技术之一，而它本身的核心问题是IP核设计与重用(reuse)。虽然IP核一词波功在众多场合被使用,但它并没有一个统一的定义。从概.念上可以这样理解它: IP核是指将-些在数字电路中常用QuarfuslI综合并编译整个项目用但比较复杂的功能块,如FIR滤波器、SDRAM控制器、PCI接口等设计成可修改参数的模块,让其他用户可以直No成功>接调用这些模块。这样就大大减轻了工程师的负担,避免重复劳动。IP核设计一般可以有3个来源，-是EDA厂商提供，下载到开发板进行验证二是用户自己定义,三是第3方提供。IP核一般可以分为3类: