VHDL逻辑级模拟系统中模拟模块的设计和实现

论文简介

介绍了VHDL逻辑级模拟系统中模拟模块的设计和实现.模拟模块引入一种改进后的事件驱动模拟算法.该事件驱动模拟算法采用时间列表和信号列表双重检索的组织结构,能够显著减少检索事件的时间,并在计算元件负载和模拟周期推进等方面进行了优化.实验结果表明,模拟系统能正确、高效地对VHDL电路模型进行模拟.

论文截图

版权：如无特殊注明，文章转载自网络，侵权请联系cnmhg168#163.com删除！文件均为网友上传，仅供研究和学习使用，务必24小时内删除。