高压PLDMOS器件的优化设计

第7卷.第1制电子与封装总第45期.Vol. 7. No. 1ELECTRONICS & PACKAGING2007年1月电路设计高压PLDMOS器件的优化设计肖金玉. (东南大学IC学院，南京210096 )摘要: 借助半导体专 业软件TIsuprem-4和Medici 详细研究了漂移区的长度、浓度以及结深，沟道区的长度、浓度，场极板的长度对高压PLDMOS击穿电压的影响。最终得到一组最佳的PLDMOS器件的参数。优化设计的高压PLDMOS器件的流片测试结果为:关态和开态击穿电压分别在200V和160V以上。关键词: PLDMOS;漂移区;沟道区;场极板中图分类号: TN302文献标识码: A文章编号: 1681-1070 (2007) 01-0023-06Design and Optimization of the High Voltage PLDMOSXIAO Jn-yu( Southeast University IC Institute, Nanjing 210096, China )Abstract: The infuence of the parameters of the drift region, channel region and field plate on the breakdownvoltage of the high voltage PLDMOS has been investigated by using the simulators Tsupre-4 and Medici. Theexperiment results showed that the breakdown voltages of the off state and on-state exceeded 200V and 160V,respectively.Key words: PLDMOS; drift region; channel region; field plate参数的设计或对其某- -部位的改进[4-7], 针对高低压兼容工艺芯片的LDMOSFET各个参数设计的综合分析1引言尚不多见。由于器件的性能并不是各个参数性能的简在中等耐压MOS功率器件中，LDMOSFET单堆积，各个参数之间是相互影响的，因此对兼容普( Lateral Double-diffused MOSFET)由于其较高的击通半导体材料工艺的LDMOSFET器件的各个参数的综穿电压(几百伏)、较短的开关时间(纳秒级)而广泛合分析具有十分重要的意义。应用于打印机、电动机、平板显示器等高电压、低电本文借助Tsuprem-4和Medici软件，详细研究了流领域的驱动芯片中。这些驱动芯片的核心问题是高高压PLDMOS的几个关键参数的优化设计，包括漂低压工艺兼容。采用基于sOI材料的工艺技术，生产移区长度、结深、浓度，沟道长度以及场极板长度成本往往很高1-31,迫切需要解决既能兼容普通半导等。所设计的器件进行了流片试验，测试结果显示体材料工艺又能达到相应的技术性能要求的芯片设计其击穿电压超过200V。及工艺问题。LDMOSFET研究的关键是击穿电压和导通电阻之2 PLDMOS 器件结构及兼容工艺间的合理折衷，而漂移区、沟道区以及场极板的优化设计是提高LDMOSFET耐压的一一个主要因素。目中国煤化工纵向剖视图，在外前国内外对LDMOSFET的研究主要是针对器件的某一延 I是高雪崩击穿电压，YHCNMHG收稿日期: 2006- 10-25.23-第7卷第1期电子与封装N阱用来提高穿通击穿电压。高压PLDMOS的制备工P管漂移区采用BF2注人，然后经过高温退火扩散形艺与N外延双阱标准低压CMOS兼容，具体工艺流程成，故其浓度不再均匀，与外延形成缓变结，因此对如表1所示。由于PLDMOS的栅氧较厚，需要与低器件各个参数的设计提出了更高的要求，其中漂移区压栅氧分开做，因此首先淀积厚栅氧，然后将不需要的浓度、结深、长度都是对耐压影响较大的参数。厚栅氧的地方刻掉，淀积薄栅氧，高压PLDMOS和标3.1.1 漂移区长度准CM.OS的多晶硅同时淀积。为了节省成本，高压模拟中，根据工艺要求以及前面的计算结果，PLDMOS的源漏跟标准低压CMOS的源漏同时形成。取外延层浓度8x10*cm*,沟道浓度1x10'7cm^'，漂这样，本文所设计的高压PLDMOS就可以应用于高压移区注入剂量3x10*2cm2,开启态时栅电压为-200V,集成电路。下面重点研究漂移区、沟道以及场极板的变化漂移区长度，得到击穿电压的变化曲线如图2所优化设计。示，从图中可以看出当漂移区长度较小时，开启态和__sD.关闭态的击穿电压随着漂移区的长度增加而变大，最SiO2后两者分别趋于- -定值。产生图示曲线的原因是:漂移区浓度适当，使得漂移区全部耗尽，大部分的漏电NP+P型漂移区压分布在整个漂移区，漂移区各处电场近似相等，根N阱据公式:N外延双阱Vg=L xE(1)式中L为漂移区长度，E为临界击穿电场。漂移图1高压 PLDMOS器件的纵向剖视图区越长，击穿电压越高。随着漂移区增加到一-定长度 ,表1 PLDMOS 器件的兼容工艺流程击穿点由Si-SiO,界面处转移到体内漂移区与外延界面，因此漂移区与外延界面平行，缓变结击穿电压将N型外延P型漂移区形成是管子击穿电压的上限间。但图中关闭态的击穿电压高压N阱形成曲线的趋向值却远小于这个.上限，这是因为此处模拟有源区形成的管子的栅比较长，管子处于关闭态时，栅电压为0,低压P阱形成而离其较近的漏端的电压却为-200V,两者之间的电低压N阱形成场强度很高，使得漏区表面在体内达到击穿电压之前厚栅氧形成(HV-PMOS)薄栅氧形成已经击穿。随着漂移区长度的增加，漂移区电阻与之Poly淀积和腐蚀成正比。实际芯片中的管子都是采用跑道型结构，因0源漏形成此管子所占用的面积平方倍增加。l112金属化220> 200)-3 PLDMOS器件的参数优化纳160-漂移区的长度、结深以及浓度直接决定着140-[-一关态PLDMOS器件的雪崩击穿电压，沟道长度和浓度则决120-l---开态_定了PLDMOS器件的穿通击穿，场极板则是提高器51052025340455055件击穿电压的有效终端技术,下面将通过TSsuprem-4和漂移区长度1μmMedici模拟软件，详细模拟和优化这三个关键参数,图2击穿电压随漂移区 长度变化曲线最终得到PLDMOS器件的最佳参数。3.1.2_ 漂移区结深.1 漂移区参数的模拟优化中国煤化工结果，取外延层浓高压PLDMOS能够耐高压的主要原因是漂移区耗度8>TYHCNMHGm',漂移区注人剂尽，大部分的电压都加在空间电荷上，因此漂移区量3x10*cm2,漂移区长度13μ m,开启态时栅电压.的优化至关重要。在N外延双阱高低压兼容工艺中，为-200V,变化漂移区的结深，得到击穿电压的变化- 24-第7卷第1期肖金玉:高压PLDMOS器件的优化设计曲线如图3所示，其中的实线为关闭态，虚线为开启调节浓度1x10'cm*,漂移区长度13 μ m,开启态时态。由图3可以看出，开始时，随着漂移区结深的增加,栅电压为-200V。采用BF2注人，注人能量180eV,开启态、关闭态的击穿电压都增大，当结深超过7μ m随着注入剂量的变化，得到器件开启态和关闭态的击后，随着结深的继续增加，击穿电压略有下降。其穿电压变化曲线如图5所示。由图可以看出，随着注原因为:当漂移区结深较小时，场强的最高点在漏结人剂量的增加，无论是开启态还是关闭态的击穿电压的左端靠近表面处，随着结深的增加，RESURF 效应都先逐渐上升，在达到一个最优值以后逐渐下降，但逐渐明显，缓解了此处的场强，使得击穿电压逐渐趋二者上升下降不同步，开启态取得最优击穿电压的漂近最优值。当结深很大(大于7μm)时,场极板下移区注人剂量值要高于关闭态取得最优击穿电压的剂等压线弯曲程度变大，使Si-SiO2界面处的水平方向量值。产生图5所示曲线的原因是:关闭态，当注人的场强变大，栅板末端等压线尤为密集，击穿点由剂量很低、漂移区浓度很低时，漏端加的很高反向电漏区左端表面转移到了栅板末端硅表面处。不同结深压，不但使漂移区全部耗尽，也使得浓度很高的漏区场极板末端等压线分布如图4所示，虚线为浅结的等也耗尽了-部分，此处较高的空间电荷浓度导致了较压线，实线为深结等压线，明显可以看出后者由于高的电场强度，很容易发生雪崩击穿，因而降低了击倾斜度大而使电场强度比前者高，因而更易击穿。穿电压。注人剂量较低时漂移区的等压线分布如图6所开启态的击穿电压- - 直低于关闭态的原因将在后面讨示，靠近漏区的等压线密度特别高，因而电场强度也论。漂移区结深小于10μ m时，随着结深的增加，非常高。随着漏端反向电压的升高，击穿发生在漏区漂移区的电阻几乎呈线性减小，但当结深大于10μ m左端Si-SiO2界面处。注人剂量较高时，漂移区浓度时，漂移区电阻几乎没有变化。因此，漂移区结深大很高，漂移区不能完全耗尽，漏端所加的反向电压分于10μ m没有实际意义。布在很短的空间电荷区，等压线密集，电场强度很高，如图7所示，电场峰值在场极板末端处，因而击穿也最先发生在此处。当注人剂量适当时，漂移区浓度正220好使其本身耗尽到漏区边缘,电压均匀地分布在整个甲200-漂移区，如图8所示，此时的击穿电压最高，也就是图5中实线的峰值。同样道理，开启态的击穿电压也一关态呈现先上升后下降的趋势。但是由于开启态的栅与漏----开态同电位，而漂移区离漏越远的地方电位越高于场极板，160-这使漂移区靠近Si-SiO,界面电荷积累，由于电荷守漂移区结深/μm .恒,靠近结边缘处电荷减少,相当于漂移区浓度降低,图3击穿电压随漂移区结深变 化曲线因而开启态的击穿电压变化曲线要比关闭态的变化曲线向右平移。一个MOS管的击穿电压是指它的开启态实线为深结I虚线为浅结」和关闭态的耐压都要达到某一个值，因此对于栅场板LDMOSFET漂移区浓度的优化就是要找出开启态和关二氧化硅闭态都能够达到的耐压的最高值，即图5中的A点。40厂-开200-180图4不同漂移区结深场板 末端等压线比较中国煤化工3.1.3漂移区浓度N外延高低压兼容工艺中，漂移区与外延之间不HCNMHG_ ，再是突变结，而是缓变结，这更给问题的分析带来注人剂量/10"cm3了困难。模拟中，取外延层浓度8x1014cm-,沟道图5击穿电压随漂移区注人剂量的变化曲线-25-第7卷第1期电子‘与封装Vs=0VVg=0VVd= -200V的场极板端点正下方。关闭态栅接零电势，漏端接高压，在漂移区浓度理想的情况下，电压均匀分布在漂移区,场极板端点与其下面的漂移区必然存在较大压差，因而电场强度比较大。可以看出沟道下的电场PN结峰值远小于漂移区峰值。因此，沟道不会先于漂移区一.柜尽界面击穿。因此防止关闭态的漂移区击穿要降低因场极板尖端引起的峰值电场。Vuu=0V(少峰值1.05.010.0一 15.025.0目4峰值2距离/μ m图6注人剂量较低时 漂移区等压线分布(图中环形第2实线为等压线，两条等压线之间压差为10V )V's=0V0~距离/μm图9关闭态Si-SiO2界面电场分布如果将栅场极板去掉，重新画上图，会发现漂移区的电场的形状是- -个U形曲线，中间低两边高,显然把场极板尖端放在此U形曲线的中间可以最大限k Vew=OV度地降低场极板尖端峰值电场带来的影响。0.010.15.03.2.2开启 态开启态Si-SiO2界面电场分布如图10所示。可以图7注入剂量较高时漂移区 等压线分布(图中环形看出整个表面电场由两个U形曲线连接而成，第-一个U形曲线在沟道区，第二个U形曲线在漂移区。第Vg=OV二个U形曲线是由漂移区两边的两个结形成，此U形曲线的两个峰值电场的大小由漂移区浓度决定，最佳8F的漂移区浓度使两峰值的大小相同。22(9 -峰值2峰值3、客峰值1安;2上耗尽界面2 Vau=OV喝10.10.015.0 25.0#图8注人剂量合 适时漂移区等压线分布(图中环形010 1s20距离(μm图10开启态Si-SiO2界面电场分布图3.2沟道区参数的模拟优化3.2.1关闭 态中国煤化工:区的p-，右边源区图9所示的是关闭态沿Si-SiO2界面电场分布图,的PMHCNMHGt,沟道表面-定范可以看出图中存在两个峰值,第-个峰值在沟道左端，围内为空间电荷区， 此空间电荷区可以看成p+n结与沟道与漂移区形成的p-n结处;第二个峰值在漂移区np-结的耗尽电荷交汇形成。pn 结由于耗尽形成的空.26-第7卷第1期肖金玉:高压PLDMOS器件的优化设计间电荷区，结处的场强最高，向两边逐渐变小。因此，沟道两侧p+n、p-n的结处形成两个峰值电场，然后向中间逐渐变小，从而形成如图10所示的第一个U型电场线。根据大量的模拟比较可以得到两个基本的设计原则:(1)在保证器件面积的前提下拉长沟道长度,使n阱与P阱两次扩散窗口的距离加大。长的沟道长度使电压分布在较长的范围，从而降低第二个峰值电场。n阱与p阱两次扩散窗口的距离加大，降低了op-图11场极 板过短时电压线分布情况结处的杂质浓度，使此处的迁移率变大，电阻变小。(2)在保证沟道不穿通的前提下使n阱浓度尽量小。降低n阱浓度，有利于降低第一个峰值电场，从而提高器件可靠性。根据这两个原则最终确定出沟道长度为6 μ m,高压n阱的注人剂量为8x101'.cm^23.3场极板参 数的模拟优化场极板是终端结构中最常用的手段之- -，它对表面电场具有较强的抑制作用，同时场极板的边缘也是击穿的一个影响因素。图12 场极板过长时电压线分布情况漏端加高电压时，RESURF LDMOS的漂移区需要完全耗尽，关闭态有了场极板的作用，漂移区更加容易耗尽,因而漂移区的浓度可以比没有场极板时大,高的漂移区掺杂浓度降低了导通电阻。开启态，PLDMOS栅电压与漏电压相同，场极板的高压使得漂移区表面积累，使漂移区的电阻降低，因而开态的饱和电流比较大。场极板较短时漂移区耗尽及等压线分布情况如图11所示。漂移区在某一固定浓度下，由于场极板较短，漂移区不能完全耗尽，较高的电压分布在较短的图13场极板优化后电压线分 布情况空间电荷区上，导致了较高的pn结峰值电场，更严重的是场极板的尖端产生的峰值叠加在pn结的峰值电场4高压PLDMOS器件的最终结果上，使器件很容易失效(图11所示)。如果场极板过长，漂移区比较容易耗尽，浓度可以做得比较高，降高压PLDMOS器件各个参数之间相互影响，很低漂移区导通电阻,从而使整个器件的导通电阻降低,难找出精确的全局最优解，因此只能采用迭代模拟方但此时却把场极板尖端引起的峰值电场引到了漏端,法搜索出一个能够满足设计要求的次优解。首先将器在溧移区的模拟中提到漂移区完全耗尽时漏端有一个件各个参数赋值(可以通过建模等方法得到),称峰值电场，这两个峰值电场叠加，漏端的电场很容易之为 初始集合，然后每次固定初始集合中的其他变超过临界击穿电场,如图12所示，靠近漏端的等压线量，优化其中一个恋量，找出此变量的最优值后,异常密集。图13是优化过场极板的器件等压线分布将此中国煤化工然后再继续优化其他图，场极板的端点大约在漂移区的中心位置即场极板的变: YHCNMHG满足设计要求的器件长度为6μ m,从图13中可以看出漂移等压线分布非参数。最后得到器件各个参数如下:常均匀，器件可以承受很高的反向电压。●漂移区长度12 μ m;注人剂量4x1012.cm2;-27-第7卷第1期电子与封装1200°C下推阱200min，最后的结深为6.8μ m;压的影响，最终得到一组最佳的PLDMOS器件的参●沟道长度6μ m;沟道注人剂量4x1012.cm2;数,通过流片试验,得到优化设计的PLDMOS器件的1150°C下推阱50min，最后结深2.4 μ m;关态和开态击穿电压分别在200V和160V以上，所设●栅氧厚度400nm;计的高压PLDMOS的工艺与标准低压CMOS工艺流程●场极板长度6 μ m。完全兼容,因此本文设计的高压PLDMOS器件可以应根据以上最终的模拟结果，将PLDMOS器件进行用于高压集成电路中。流片试验，其流片测试结果如图14和图15,图14和图15分别为器件关态击穿曲线、I-V曲线测试结果。由参考文献:图14可以看出，关闭态击穿电压大于200V。当栅压[1 ] Jongdae Kim, Tae Moon Roh, Sang-Gi Kim, et al. High-较低时,热效应不明显，半导体电阻变化不大，器件体Voltage Power Integrated Circuit Technology Using SOI现出正常的I-V曲线特性，随着栅压的升高，器件热for Driving Plasma Display Panels[J] IEEE Transactions效应逐渐明显，半导体电阻升高，因而正常的I-V曲on Electron Devices, 2001, 48(6): 1 256-1 262.线下翘，如图15 所示，当栅压超过100V时，曲线开[2] M. R. Lee, Oh-Kyong Kwon, s. S. Lee, et al. SOI High始呈现负阻特性。栅压为170V时，负阻特性异常明显。Voltage Integrated Circuit Technology for Plasma Display-1.50x 10*Panel Drivers[A]. Power Semiconductor Devices & ICs,-1.40x 10*ISPSD '99. Proceedings of the 11小International-1.30x10*twAMSymposium, 199: 285-288.禁.1.20x10*[ 3 ] Kenya Kobayashi, Hiroshi Yanagigawa, Kazuhisa Mori,强1.10x 10*et al. High Voltage SOI CMOS IC Technology for DrivingPlasma Display Panels[A]. Proceding of 10 International-1.00x 10*Symposium on Power Semiconductor Devices & ICs,-.00ISPSD *98, 1998: 141-144.[4] C. B. Goud, K. N. Bhat. Effect of Lateral Curvature on输出电压/Nthe Breakdown Voltage of Planar Dides[]. IEEE Electron图14 PLDMOS 关态击穿测试结果Device Lett, 1985, 28(6): 276-278.[5] C. Basavana Goud. Analysis and Optimal Desigh of Semi-2.00x 10'Insulator Passivated High-Voltagc Field Plate Structures and-2.00x 10’Comparison with dielectrie Passivated Structures[]. IEEETransactions on Electron Devices, 1994,41(10);: 1 256-1 265.-6.00x 10'[6] A.Nezar, C.A.T.Salama. Optimization of the Breakdown-8.00x 10*Voltage in LDMOS Transistors Using Internal Field Rings[A]. Power semiconductor Devices and ICs, ISPSD *91, Pro--1.20x 102ceedings of the 3w International Symposium,1991: 149-153.-1.40x 10°L[7]唐本奇，罗晋生,耿斌，等LDMOS晶体管新型器件TTTT结构的耐压分析[].半导体学报，1999, 20(9): 776-778.[8]陈星弼功率MOSFET与高压集成电路[M].南京:东图15 PLDMOS I-V测试结果南大学出版社，1990: 289.作者简介:5结论中国煤化工963-).男，江苏泰州本文通过半导体专业软件Tsuprem-4和Medici详YHCNMHG.1985年毕业于武汉大细研究了漂移区的长度、浓度以及结深，沟道区的学，一直从事集成电路工艺研发和芯长度、浓度，场极板的长度对高压PLDMOS击穿电片生产至今。-28-