WSI Polycide工艺的研究

第12卷,第3期电子与封装总第107期Vol 12, No. 3electroniCS PacKaging2012年3月微电子制造与可靠性WSI Polycide工艺的研究朱赛宁,聂圆燕,陈海峰(中国电子科技集团公司第58研究所,江苏无锡214035)摘要:文章基于0.5μ m CMOs工芑,研究了造成 Polycide工艺中WSI剥落、色斑等异常现象的原因。同时,研究了WSI淀积前清洗、退火温度及 Cap Layer层对WSI薄膜翘曲度及应力的影响,并通过实验优化,以大量的数据为依据,对影响wSⅠ薄膜特性的工艺参数进行调试和论证,主要考察更改各杀件对圆片翘曲度及应力的变化,并通过显微镜镜检圆片表面,获得了θ.5μ m Polycide工艺较优的工艺条件。实验结果表明,在WSI淀积后増加 Cap layer层工艺对 Polycide工艺工期WSI剥落、色斑等异常有较好的改善作用,且圆片表面形貌能达到MOS器件的工艺制造要求关键词:WSI; Cap Layer.层;优化; Polycide;应力中图分类号:TN305文献标识码:A文章编号:1681-1070(2012)03-002904Study on wsI Polycide ProcessZHU Sai-ning, NIE Yuan-yan, CHEN Hai-fengChina Electronics Technology Group Corporation No 58 Research Institute, Wuxi 214035, China)Abstract: In this paper, the reason of wsi peeling and splash in the polycide technics was investigatedbasing on the 0.Sum CMOS process technics And the effect on the WSI films' warpage and stress, suchas cleaning condition before wsI deposition, the temperature of annealing and the cap layer was studiedMeanwhile, the process deposition parameters of wSI film were studied based on the amount experimentaldata. By changing the conditions of the wafer warpage and stress, checking the surface of the wafer with thehelp of microscope, the optimum condition of 0.5um Polycide deposition was obtained. The results showthat adding the cap layer after WSI deposition will help to decrease the occurrence of wSI films peelingand splash in the later period of polycide process, and the morphology of the wafer surface can achieve theMos device manufacturing requirementsKey words: WSI; cap layer; optimization; polycide; stress用作栅电极和互连的多晶硅薄层电阻大大增加,引1引言起电路功耗和噪声增加,限制了集成电路的速度。特别是在存储器电路生产中,比如DRAM、 FLASH在MOS集成电路中,通常采用多晶硅作为栅电和SRAM器件工艺过程中,需要降低多晶硅栅的电阻极及互连材料,它决定了特征尺寸。但随着集成度率从而提高五红几吐虫阻率相对较高的迅速提高,器件尺寸按比例缩小,线条越来越窄(33g/方中国煤化工件的制造中(≤lμm),节深越来越浅(<20onm),使得目前可以通过在CNMH经退火工艺后收稿日期:2011-12-08第12卷第3期电子与封装形成的 Polycide复合栅结构来改进多晶硅栅的电阻率但是在实际的生产过程中,通过显微镜镜检,( Polycide结构如图1所示)。可以使薄膜电阻降低发现产品片在做完 Spacer氧化后硅片表面出现了不同个数量级,从而能降低电阻压降和R-C持续时间程度的WSI剥落、色斑、圆斑等异常情况,针对这种有人对多晶硅化物和多晶硅器件性能进行了比较,现象,需要进行实验来优化WSI工艺,达到最优效结果发现,多晶硅化物结构兼备了SiO2ˉ多晶硅及与果。硅化物互连的优点,同时又降低了表面薄层电阻和由于在通常的工艺制造中,薄膜上很强的局部接触电阻,使之既具备多晶硅栅的稳定可靠特性,应力可能会造成衬底变形,甚至高的膜应力会导致又具备硅化物的高电导率特性,从而具有较好的工开裂和分层,膜应力还可在衬底传递硅缺陷,进而艺兼容性,所以得到了广泛采用。导致可靠性问题。而WS膜层的应力为10°数量级且退火会使应力进一步变大,考虑到可能是应力的原因导致wS膜层剥落、开裂,我们通过FLX5400应力仪薄层应力测量设备来测量这种形变。通过分析由于薄膜淀积造成的衬底曲率半径(翘曲度)变化来进行应力测试。对WSI膜层应力产生影响的主要有三个因素:图1 Polycide复合栅结构示意图(1)WSI前清洗步骤;但是在实际的工艺生产中,WSI膜层容易出现剥(2)WSI淀积后炉管退火温度;落、圆斑及色差等异常情况,严重的剥落会对后续(3)在WS淀积后再淀积一层 Cap Layer介质工艺带来颗粒、沾污,进而影响产品的成品率[3]。层,即淀积一层薄SiO2层,因为SiO2膜层应力为-10°9因此,硏究wSI薄膜脱落的影响因素以及相应的解数量级,在一定程度上能缓解wSI膜层造成的高应决措施具有重要意义。本文主要研究了 WSI Polycide力工艺流程中各种因素对wSI膜层的影响,并寻求WSI通过改变这些因素中的工艺条件进行整个Polycide工艺相关的最优化条件。Polycide工艺流程,测试各个工序后硅片膜层的应力及翘曲度变化,最后在 Spacer氧化后通过显微镜镜检2原理观察硅片表面形貌。本文用 Precision500设备淀积硅化钨膜层,采4结果与讨论用WF6SiH4H2反应体系,这是因为WF具有很低的沸点19.5℃,与H2及SH的反应温度低,使用方便,41WSI淀积前清洗对WS的影响而且用WF体系淀积具有非常好的选择性“。薄膜本工艺线正常的清洗步骤为:10:1HF漂SiO的化学组分主要依赖于反应气体的流量比及淀积温3#液→1#液→2#液清洗,目的是为了使WSI淀积度,主要反应为:WF6+SiH4→WF6+SiF4+H2,反应前硅片表面光滑,无有机物、无机物、金属及其他温度400℃。颗粒、沾污。另取一片做对比的圆片,在常规清洗后再加一步反溅,目的是去除硅片表面的自然氧化实验层图2给出了WSI淀积前正常清洗和加反溅的应力样品制备的常规流程如下:硅片通过氧化生长变化和翘曲度变化的趋势,其中1#片正常清洗,212.5nm栅氧SO2,然后用 LPCVD设备生长30nm多片加反溅。从图中看出,在整个工艺过程中,炉管晶,冉进行清洗后淀积一层150nm的WSl,然后炉管退火前后的同片翘中庭恋化品大圆片的应力先上退火后进行多晶掺杂、多晶光刻、多晶腐蚀形成电升后下降中国煤化工L标准清洗工艺和路图形,接着进行RTA退火及N+推结后进行 Spacer淀反溅工艺CNMHG大。但是,加反积、致密、腐蚀、氧化等工艺流程,最后通过显微溅的2#圆片 Spacer氧化后出现了严重的剥落情况。镜镜检观察形貌。图3为加反溅的2#圆片 Spacer氧化后的图片,其中图3方数据第12卷第3期朱赛宁,聂圆燕,陈海峰: WSI Polycide工艺的硏究3(a)为表观图片,可以看到圆片的边缘一圈明显退火温度从700℃/30min改至900℃/30min和异常,呈现白色剥落状;图3(b)为显微镜镜检照1050℃/30min,硅片应力的改变差别较大。从图4我片,图中白色丝状物为剥落翘起的WSI层们可以看到随着退火温度变高,退火前后应力变化就越大,到1050℃/30min退火条件时剥落已非常严重,影响后续工艺的进行。4.3 Cap Layer层对wSI膜层应力及翘曲度的影响。加 Cap Layer层对WS膜层应力及翘曲度的影响的具体数据如表1所示。炉管退火后 Spacer淀积后 Spacer氧化后A(测试工序))应力变化(a)(b)图3反溅工艺的圆片 Spacer氧化后表面出现异常炉管退火后 Spacer淀积后 Spacer氧化后A(测试工序)(b)翘曲度变化图2wS淀积前正常清洗和加反溅的变化退火前应力变化4.2淀积后炉管退火温度对wSI膜层应力的影响4炉管退火温度对wSI膜层应力的影响表 I Cap Layer层对WSI膜层应力及翘曲度的影响200nm CAP Layer50nm CAP Layer标准工艺测试工序翘曲度应力(10°)翘曲度应力(10)翘曲度应力(10°)WSi淀积前88.49-86.761-82.409WS淀积后2620265.8822529055913215.3215.868CAP Layer淀积后407.6852.9856666854炉管退火后3703.9317504347531366.12811.65RTA退火后213.2425.386148.252136.362N+推结后695891.87288.318Spacer淀积后105.8483.49495.16290.5115.449Spacer致密后10396494.03690.535.448Spacer腐蚀后74.8298.3087921314.148242119.01Spacer.化后78980758093713.998391118.84图5(a)、(b)为 Cap Layer层对WSI膜层翘曲落有很大改alcide复合栅度及应力的影响图,可以看到在 WSI Polycide工艺过的刻蚀带来栅腐蚀后表观程中加入 Cap layer层在炉管退火前后翘曲度会发生形貌较差,则江八影响,经实验大的变化,并且硅片在 Spacer氧化后的应力比标准工证明50nm的 Cap layer在不影响后续工艺的基础上对艺的小且 Cap Layer越厚应力越小,对WSI膜层的剥wSI应力改善效果最明显31第12卷第3期+50nm Cap Laye(e)优化条件硅片表面电路形貌正常图6各种条件硅片表面形貌图炉管退火后5结论(a)翘曲度影响nm Cap lay本文研究了 WSI Polycide工艺流程中不同条件对白正常工艺+s0 mm Cap LayerwSI膜层的影响。通过实验比较及显微镜形貌分析发现 wSI Polycide工艺中对WSI膜层表面性质影响主要16表现为由应力产生的表面形变,而清洗、退火温度高低及增加 Cap Layer层都会对应力有一定影响,其中加 Cap Layer层对膜层的应力改善最明显,最终获得了 WSI Polycide工艺的优化条件:淀积前10:1HF漂SiO2→3#液→1#液→2#液清洗+700℃/30min退火0+50 nm Cap Layer层。运用该优化条件完成的工艺流cap layer淀积后N+推结后 Spacer,腐蚀后A(测试工序程,防止了后续流程中WSI的剥落、色斑等异常,且(b)应力影响WS的表面形貌和膜层性能均能达到CMOS制造的要图5 Cap Layer,层对WSI膜层影响求。本文对半导体器件中 WSI Polycide工艺开发具有图6展示了 WSI Polycide工艺流程不同条件下形定的参考价值。成的多晶栅显微镜形貌图片:(a)是正常工艺的显微镜形貌图,电路中可能产生轻微圆斑和色斑;参考文献:(b)是正常工艺加反溅的显微镜形貌图,膜层严重1]王阳元,TI卡明斯,赵宝瑛,等多晶硅薄膜及其在剥落;(c)是炉管退火温度为900℃/30min的形貌集成电路中的应用[M]北京:科学出版社,2000图,有轻微剥落;(d)是加 Cap Layer200m复合栅2]B. L. Crowder and S. Zirinsky. EEE Trans. Electron腐蚀后打毛的SEM照片,而打毛对器件性能有较大Devices[JJ. 1979, ED-26, 369影响;(e)是 Cap Layer层厚度为50nm的条件下形成3]崔铮微纳米加工技术及其应用[M]北京:高等教育的图形,复合栅形貌较好,无剥落出版社[4]王永发,张世理,等化学汽相淀积硅化钨体系热力学研究[电子学报,15] Michael Quirk著,韩郑生,等译半导体制造技术M北京:电子工业出版社(a)正常工艺可能有(b)加反溅工艺轻微色斑剥落严重作者简介:朱赛宁(1986),男,江苏无锡人,学士,工程师,2008年毕业于中国煤化工国电子科技集团公CNMH〔从事注入和薄膜的(c)炉管退火温度900℃(d) Cap Layer.200m工艺研究和开发工作小剥落复合栅异常3方数据