双栅氧CMOS工艺研究

2005年第22卷第11期微电子学与计算机双栅氧CMOS工艺研究李桦宋李梅杜寰韩郑生(中国科学院微电子研究所,北京100029)要:双栅氧工艺( dual gate oxide)在高压CMOS流程中得到了广泛的应用,此项工艺可以把薄栅氧器件和厚栅氧器件集成在同一个芯片上。文章介绍了常用的两种双栅氧工艺步骤并分析了它们的优劣。在此基础上,提出了一种实现双栅氧工艺的方法关键词:双栅氧工艺,高压CMOS流程中图法分类号:TN40文献标识码:A文章编号:1000-7180(2005)11-00502Study of Dual Gate Oxide Technology in CMOS ProcessLI Hua, SONG Li-mei, DU Huan, Han Zheng-sheng(Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029)Abstract: The dual gate oxide(DGO) technology has been widely used in high-voltage CMOS process, it can integrateboth thick gate oxide device and thin gate oxide device in a same chip. Two commonly used technologies are introducedand the advantages and disadvantages of them are discussed. Based on the results a new way to fabricate DGO is pro-posed in thisKey words: Dual gate oxide, High-voltage CMOS process1引言象。因此必须要单独设计一块刻蚀掩膜版,如图2(d随着CMOS工艺在数字和数模混合集成电路所示。领域的日益成熟,CMOS高压集成电路HVC(Highroltage integrated circuits)引起了人们的重视";它广第一次氧化泛应用于显示驱动,通讯电路以及汽车电子等领域。在高压CMOS集成电路中,低压CMOS控制逻辑电路执行大部分的信号处理,尔后通过高压驱动湿法刻蚀电路把输出提升到了一个高电压水平。在高压驱动电路中,P管的栅源要在高压下工第二次氧化作,需采用厚栅氧。双栅氧DGO( Dual Gate Oxide)工艺能够把薄栅氧器件和厚栅氧器件集成在同个芯片上,因此在高压CMOS流程中被广泛应用厚栅氧器件区薄橱氧器件区文中首先介绍了两种常见双栅氧工艺并分析了图1工艺流程图它们的优劣,在此基础上提出了一种新的工艺流程。图中刻蚀掩模板和多晶掩模板之间的距离L必须要仔细设计。如果L过小,会引起栅氧的钻蚀2两种常用的双栅氧工艺及其问题如图2(a)所示,这样的话高压器件的源漏耐压会降21湿法刻蚀国低。如果L过大,会导致器件的源区不能自对准,如湿法刻蚀的工艺流程如图1所示。首先,通过图2(b)所示,这样会导致器件无法导通。图2(c)为我第一次栅氧生长厚棚氧然后利用湿法去除其它部们V凵中国煤化工分的氧化层;最后进行第二次栅氧化,获得薄栅氧。CNMHG湿法刻蚀的过刻蚀由于湿法刻蚀为各向同性,存在横向钻蚀现量及具愤叫蚀,元刻稍度以反套刻精度都有很密收稿日期:2005-07-28切的关系。但是在实际工艺中存在各种偏差,如氧基金项目:国家重点基础研究发展计划项目(2003CB314705)化层厚度的不均匀性,光刻时的套刻偏差及过刻蚀6微电子学与计算机2005年第22卷第11期441)第次氧化3)T法刻性SO定时刻(4)源注入SiO, 20)nm成多晶硅栅Poly65淀积ros(6定时刻TOsHF源sO,低压区(8干氧生长薄栅氧图2版图及相关图形图4双栅氧工艺流程等等。因此湿法刻蚀对T艺条件的要求较为苛刻。22自对准刻蚀(2)干法刻蚀采用定时刻蚀的方法并残留10m考虑到湿法刻蚀会带来的问题,文献3提出了的二氧化硅,留下10mm的二氧化硅可以作为源漏厚栅氧自对准刻蚀的方法。它没有专门设计一块掩注入的掩蔽层。模版,而是充分利用了多晶硅栅自对准的优点。即(3)在源漏注入以后淀积TEOS并反刻,同样是在厚栅氧以后先制备多晶硅栅,然后利用它的自对采取定时刻蚀不刻到底的方法。干法刻蚀完成以后准来刻蚀厚氧化层。此T艺流程可以完全避免由于再用HF把TEOS以及第四步余下的S02漂净,这套刻误差带来的问题。工艺流程如图3所示样会起到保护硅表面的作用(4)由于有侧墙作为保护,第三步中HF的横向钻蚀不会影响到器件的栅氧,只会使侧墙的厚度稍有减薄(5)侧墙能够有效地减小厚栅氧器件中多晶硅栅和薄栅氧区的台阶厚度,有利于后续流程中二次多晶的刻蚀。由上面的讨论可知,该流程采用了干法刻蚀和湿法刻蚀相结合的方法,并且在第二次薄栅氧工序前加上侧墙工艺对厚栅氧区域进行有效保护。它结厚橙氧器件区根氧器件区合了湿法刻蚀和自对准刻蚀两种方法的优缺点,能次氧化哥戒氧够较好地实现两种器件的集成。图3干法自对准刻蚀示意图4高压CMOS工艺流程这种方法虽然能够避免湿法刻蚀带来的问题根据上面的讨论,本文设计了集成N- LDMOS实现多晶硅栅和栅氧的自对准。但是,在干法刻蚀 P LDMOS以及低压CMOS器件的高压 CMOS T艺栅氧的终点等离子体会刻蚀到硅表面,而在硅表面流程步骤如下形成的缺陷及界面态会对薄栅氧器件产生诸多不(1)衬底材料为P型<100>;(2) Deepwell注利的影响,比如阈值的漂移,由于界面态散射引起及推进;(3) Hanwell, Hvpwell,Nwel,Pwel注沟道载流子迁移率的下降等等。因此它不利于两种入;(4)高温推进;(5)N阱的形成;(6) LOCOS;(7)栅氧器件的集成调栅注入;(8)形成200m的厚栅氧,淀积多晶硅利用多晶硅版刻蚀多晶和栅氧;(⑨)P- LDMOS源漏厚栅氧工艺的设计注入;(10)淀积TEOs并反刻,形成第一次侧墙;为了克服以上两种方法的缺点,本文提出了一(1中国煤化工薄栅氧15m;(12)种新的实现双栅氧T艺的流程。如图4所示。淀积CNMHGLDD注入;(14)淀该T艺流程有以下特点:积TEOs并反刻,形成第二次侧墙;(15)S/D注入;(1)利用多晶硅栅自对准刻蚀厚栅氧,能够有效(16淀积LTO;(17RE孔;(18)溅射金属并反刻地避免栅电极和栅氧的错位。形成互连线(下转第9页)2005年第22卷第11期微电子学与计算机不同的掺杂机制使沟道中的电子散射机制存在差参考文献异,从而对热的反应不同。此外,源极寄生的串联电] I Daumier, C Kirchner, M Kamp,etal. Evaluation of the阻随温度降低而减小,也可能是导致vr减小的因Temperature Stability of AlGaN/GaN Heterostructure FET素之s. IEEE Electron Device Lett. 1999, 20(9): 4482]Z Dziuba, J Antoszewski, J M Dell, et al. Magnetic Field结束语Dependent Hall data Analysis of Electron Transport inModulation-doped AlGaN/GaN Heterostructures. J. Appl制备了栅长1μm、栅宽100μm的 AlGaN/GaNPhy.1997,82(6:2996HEMT,在20℃-70℃范围内对器件的直流特性进 13] M Asif Khan, Q Chen,CJsn, Two-dimensional Electron行了研究。 AIGaN/GaN HEMT的饱和漏极电流lmagas in GaN -AIGaN Heterostructures Deposited Using随温度降低而升高,增大的百分比为50.47%,主要Trimethylamine -alane as the Aluminum Source in Low原因是电子迁移率随温度的变化。温度较高时,声ic Chemical Vapor Deposition. Appl.学波散射是影响电子迁移率的主要因素;随着温度Phys.Let1995,67(10:1429的降低,光学波散射逐渐成为主要影响因素。阅值4 SN Mohammad.Fan, A E Botchkarev, et al. Near-ideal电压V随温度降低略有减小,在一定温度范围内Platinum-GaN Schottky Diodes. Electronics Letters. 1996.基本保持不变。影响Vr变化的因素包括:32(6:589(1)肖特基栅势垒高度φ随温度下降而降低;[5] T Egawa, G Y Zhao, H Ishikawa, et al. Characterizationsof Recessed Gate AlGaN/GaN HEMTs on Sapphire. IEEE(2) AIGaN/GaN导带差△Ec随温度下降而增Transactions on Electron Devices. 2001, 48(3): 603-608大(3)源极寄生串连电阻随温度降低而减小。张浩男,硕士研究生。研究方向为GaN材料及器件的研此外,不同的掺杂机制也可能影响到vr与温究。度的关系。(上接第6页)参考文献其中(2)、(3)、(4)、(8)为在标准CMOS工艺基础上 Hussein Ballan, Michel Declercq High Voltage Devices新增的高压工艺,图5为集成厚栅氧P- LDMOS,薄and Circuits in Standard CMOS Technologies. Kluwer栅氧N- LDMOS和低压CMOS器件的截面图。Academy Published[2 M Y Park, J Kim. A 100V, 10mA High-Voltage DriverICs for Field Emission Display Applications ASICs, 1999N][h中AP-ASIC 99. The First IEEE Asia Pacific Conference onAug1999:23~25.[3] Da-Yuan Lee, Hormg-Chih Lin Impacts of HF Etching onUltra-thin Core Gate Oxide Integrity in Dual Gate OxideCMOs Technology; Plasma - and Process-Induced图5高压CMOs工艺器件截面图Damage, 2003 8th Intemational Symposium, April. 20035结束语双栅氧工艺是高压CMOS的关键工艺之一,本李桦男,(1981-),硕土研究生。研究方向为半导体器件文在分析湿法刻蚀和厚栅氧自对准刻蚀两种工艺超大规模集成电路工艺。流程的基础上提出了一种新的双栅氧工艺技术。该宋李梅女,(1977,博士研究生。研究方向为半导体器件技术在保证厚栅氧和栅电极自对准的同时也避免超大规模集成电路工艺了干法刻蚀对于薄栅氧器件的影响。最后,设计了中国煤化工究方向为硅器件及集成集成高、低压CMOS器件的高压CMOS工艺流程。技术韩郑CNMHG导师。研究方向为硅器件及集成技术研究