基于IP的设计方法

第30卷第6期东南大学学报(自然科学版)Vol.30 No.62000年11月JOURNAL OF SOUTHEAST UNIVERSIIY (.Natural Science Edition)Nov.2000基于IP的设计方法韩奇梁宇魏同立郑茳贾炜(东南大学微电了中心,南京210096)(摩托罗拉苏州设计中心.苏州215011)摘要为了增强IP模块的可重用性,需要建立统一有效的基于IP的设计方法以及工业界广泛采用的重用标准,开发基于IP的设计工具,建立统一的内部设计环境，开发大量的高质量的IP并建立便于存取的IP库,提高设计抽象程度.研究基于IP的系统设计方法.关键词可重用; P;设计方法分类号'1N47随着集成电路工艺的发展,IC规模越来越大,复杂度越米越高;同时,竞争的加刷要求对市场具有快速的反应能力,缩短产品开发周期.但设计能力的提高却严重滞后于半导体工艺的发展.两者的平均增长率分别为28%和58%.为解决这一矛盾,必领提高设计人员的设计能.力.其中,设计数据和知识的重用是解决问题的关键.设计重用具有重要的价值.早期数字电子中的标准组件、PCB标准硬件单元等都采用了重用方法.片L系统的兴起使电子工业对设计的可重用性表现出高度的兴趣.开发和利用具有知识产权(IP)的功能块是片上系统设计的重要手段,此方法重用设计思想、设计知识、已有的设计,可极大降低设计成木,缩短设计周期.然而,日前高效率的高性能可重用IP模块的设计方法和支持相关进程的工具都很缺乏,这些阻碍了软IP的重用以及SoC设计能力的提高.面对片上系统设计所需IP的广阔市场前景,系统集成、硬件生产、FDA工具开发商及其新兴的IP模块开发商都将目光集中到可重用IP模块的设计方法研究.设计标准的制定以及设计工几、设计环境和IP模块库的开发上.本文从IP标准制定、IP开发策略、IP模块的设计、IP库的开发组织、系统设计等多方面对基于IP模块的可重用设计方法进行了分析研究.1IP标准制定为确保IP的高度可重用性,应建立统一的、广泛采用的IP设计及集成可重用标准.帮助定义IP流不同设计阶段的接口,混合匹配不同中国煤化工成以实现相应的功能并满足约束条件.叮重用标准是快速有效MHCNMHG许多大公司建立了公司内部重用标准,如厚儿以山以出工川山小沈则2以及摩托罗收稿日期2000-01-23.第- 作者;男.1971 年生,博上研究生.第6期韩奇等:基于 IP的设计方法137拉实际设计经验.按照VSLA和IEEE标准的组织形式,制定了半导体重用标准(SRS)'.SRS覆.盖了11个领城,并首先公布5其中4个标准.结合使用IP接口标准、IP模块的交付标准和HDL编码标准,可使IP开发者创建的软IP与摩托罗拉体系结构相兼容.随着SOC集成能力的提高.能够提供给客户完全的SOC解决方案的公司较少,多数采用混合使用公司内部和外部的P模块的方法以加快产品的开发.1996年9月,多家公司建立开放的联合体VSLA( Virtual Souxket Interface Aliance)" ,开发或建议使用重用规范,以支持工业界对设计可重用的需求. VSIA 主要定义、开发、确认、测试并促进与数据格式、测试方法和接1I相关的开放规范,以便于系统开发和设计中不同来源的IP的混合匹配与重用.符合重用标准的设计模块可以减少新系统开发的工作量,因此广泛的工业界IP重用标准的建立和实现对IP提供者和系统开发者都很关键.这些标准随着工业的发展和设计方法的改变而需要不断地更新.2IP开发策略片上系统由若干大型预设计、预验证的可重用核加上一些专用的模块组成.片上系统的产品设计可分为系统设计和IP模块设计两部分.确定SOC方案首先要很好解市场的需要,在项目开始之前标识所需的IP, 检查库中是否已有，如没有则根据公司的IP发展战略及叮得的商品IP特性成本评估决定是创建还是购买.应尽早进行IP市场需求的预测，其目的是在系统集成时IP已经及时放入库中,减少集成时间.根据发展战略不同,IP半导体公司分为2类3:商品IP设计公司和基于体系结构的IP设计公司.基于标准的商品IP公司属于服务性行业.它们主要为系统集成提供通用或专用的可重用IP模块.基于休系结构的IP公司则希望其半导体产品开发在某一领域建立长期的领导.地位.对IP商业价值进行估计的基础是建立IP的商业模型,并对设计和购买成本进行评估.IP设计需要增加额外的时间和成本.它包括创建成本、维护成本、重用成本.高质量的叮重用IP设计所需工作量为一-般设计的2.5倍[4].购买成本是使用IP所需缴纳的费用.它勺使用的次数有关.成本估算还应考虑集成人员对IP的学J成本,以及缩短设计周期可能带来的市场占有率.此外还要对商品IP 进行技术分析,考虑它的功能、特性、面积、交付件的质量、可配置性等是否满足系统需要以及是否易于集成.3IP设计IP通常被分为3种:软IP,固IP,硬IP.软IP为可综合的HDL描述,其灵活性大,与j具体实现T.艺尤关,可预测性差，难于重用.硬IP已优化映射为特定的工艺库.可预测性好,但缺乏灵活性和可重用性.硬IP重用已成为现实,相应的方法都已存在.而软IP由于其最终性能取次于使用者采用的综合、布局.布线等技术,其关锅中国煤化工此需要提供易于使用和集成的广泛的IP解决方案,以满足IP模:MYHC NMH Gt于两者之间,其Motomnla lue. Motorola scniconductor rease xtanrlards. ht://ol.-s. en/.1999-11- 12VSI Aliance. htp:/www. vsi.ong, 19912-26138东南大学学报(自然科学版)第30卷特性估计比较精确.因为固IP经过了平面布局,其特性和面积已进行了结构和拓扑结构优化.IP和S0C的设计流程如图1、图2所示,其每一步骤均需经过验证根据IP的硬度,IP的设计:流程有所不同.IP设计要求有好的块边界定义、统一CAD流程、相同的设计数据组织、标准的基于块的设计方法，随着重用方法的成熟,还需要开发大量新颖的基于IP的相应的设计工具和集成环境，以提高设计能力，实现设计流程的自动化.公司内部应建立可重用的设计环境,采用统-一的重用标准和相同的设计流程,以便于管理所有的EDA工具及其产生的数据,提高公司内部的IP设计的可重用性.系统规范IP规范算法设计十RIL设计↓系统划分综合二平面规划硬件设计软件设计布局规划▼系统集成系统验证图1IP设计流程图2 SOC 设计流程在利用IP块集成系统时,IP的质量是最重要的因素. IP必须是可重用可再定向、可配置和可升级的.P不仅是RTL级的描述或布图，也包括如何实现、确认、集成并验证它.高质量设计需要好的HDL编码测试计划和文档.当IP开发到RTL级时,确信编码的质量是必须的.综合约束应可与多个库兼容,测试台应独立,文档应包含IP用户所需的全部信息.IP模块的建模对RTL的可重用、可综合性有重大影响.标准化、结构化、模块化、参数化是IP模型的常用方法.可升级的IP提供了便利的功能修改方法,以满足用户需要.但H前VHD)I,.和Verilog语育不能提供管理模块整体体系结构和功能的可升级能力。抽象模型使IP块的可重用和体系结构的开发更容易、更有效.将面向对象的技术引入硬件设计5.6,如开发适用IP的类的方法，可使IP模块模型易处理、易构造.嵌入式系统复杂度的提高及产品系列的快速开发要求提高软件使用水平.因此设计者不仅需要开发硬件IP,还要加强可重用的软件IP中国煤化工和无关两种类型.与硬件相关的软件IP常用汇编语言编写,对特!件无关的软件IP:TYHCNMHG常用C语言编写,可重用性好.设计者可针对不........9..发适当类型的软件IP.第6期韩奇等:基于IP的设计方法1394 IP库的建立真正实现设i计的可重用,不仅需要标准有效的IP设计方法、相应的设计工具和集成环境以及大量高质量的可重用IP模块,还需要建立便于存取的IP库[7-9].IP设计完成后,所有放人IP中的IP模块都必须经过接口化,产生所需的可视信息并符合命名标准.可视信息包括时序信息、已编译的模拟模型以及其它一些文件.摩托罗拉的IP块交.付件标准给出了所需信息的完整列表.然后检查所产生的信息是否满足重用标准以及信息之间、信息与上具、库和硬件平台之间的兼容性.经过验证之后,符合要求的IP 放人IP库中.P库应拥有大量高质量的可重用IP模块，并建立可在全球范围快速搜寻、评估、选择可重用IP模块的网络系统['0i.为建立统..库的数据组织管理方法,库结构应与设计结构相同,所有的设计数据组织也应相同，以达到各种不同类型的IP的信息的共享.利用IP交付件,并根据应用范围、关健特征以及面向对象技术等对IP进行分类,建立稳定的分类方案.将可获得的IP及其描述信息放人相应的数据库中,以便于用户检索.描述信息可分为静态信息和动态信.息.静态信息对所有IP是必须的和强制性的,如IP的名称、功能描述等;动态信息则包括目标库、重用的次数等. IP的数据库应可以动态地改进,这样易于维护. IP库- .般建立客户服务器结构,由一个集中式IP数据管理服务器和多个由分布式IP提供者局部管理的服务器构成.IP提供者可上载、维护IP数据,定义IP 的特性,确保相关信息可得. IP用户叮搜索、选择并下载所需的IP数据.IP库的构建基于网络信息共享,需要保护知识产权.保护技术可分为末动和被动两种".传统保护利用法律手段,如专利和版权watemarking 为IP保护协议(川",可嵌人设计作为设计整体的-.部分而不影响功能,难以检查和去除,需要进一步开发.主动的保护方法,如采用密码术和被编译的模型,使客户不需存取源模型就可以用黑盒进行系统设计.5基于IP的系统设计随着芯片密度的增大.传统的基于HDI,的RTL/C设计方法限制了设计的重用和更新.不能满足快速变化的市场需求.基于IP的SOC设计方法成为近年的研究热点.该方法在设计周期的早期开发系统解决方案.重用IP模块将它们集成以满足特定的系统规范,如图2所示.其设计过程可分为4个基本步骤(2:高层系统设计,IP创建,IP集成和SOC验证.1)高层系统设计 高层系统设计包括系统规范、算法设计和体系结构设计.首先建立系统需求、功能规范,然后开发相应的算法和体系结构,建立详细的功能、特性和结构模型.系统规范得到细化,成为需求、功能规范和系统体系结构规范的组台.现有儿种常用的系统级描述语言,如C/C++ , HDL( VHDL, Verilog), JAVA等(13-17]. 应建立形式化的系统级描述语言,使高层系统设计可执行.目前国际上正在拓展系统级描述语言的功能，以提高设计的可重用性,例如将面向刈象的中国煤化工设计者必须仔细考虑系统体系结构10-22]决易于集成.基于CNMHG核的嵌人式系统设计和公用的总线结构22]1确保」r伏状问的思旧，假明」IP 的重用.当IP的重用变得简单时,可进-一步开发芯片体系结构的可重用性[191.常用基于平台的体系结构开.发产品系列.衍生产品采用相同的处理器内核和通讯总线,并可根据用户需要,选择不同的外东南大学学报(自然科学版)第30卷设和加速硬件.或改变软件.现在,算法和体系结构的设计实现多为人工完成,不能从系统规范产生叮预测、可重复的结果.需要开发新的基于应用的基于体系结构的设计方法和设计工具以有效开发、比较、优化系统实现方案,实现系统级描述语言和综合工具、验证工具之间的连接,完成从规范到实现及系统模型验证的全过程.2) IP设计当系统规范确定后 ,组成系统的宏模块被进-步划分为子模块,并制定子模块规范.设计者通过IP库搜索是否有符合规范的子模块.如有则调入系统设计的集成环境进.行集成,如没有则根据公可的战略决策和对外部IP进行的搜索评估,决定是创建还是购头.IP设计者应在设计流程早期决定IP类型,因为硬IP不仅仅是软或固IP设计流程简单的拓展,设计者在设计的物理约束阶段就需要决定是否采用硬IP重用设计流程.3)IP集成系统设计周期占主导地位的是IP集成时间,而不是IP组件设计时间.需要开发相应的IP集成方法、1具和环境,以简化IP模块的重用,提高SOC设计的效率.网络的发.展,不仅可以通过网络共享信息,还可以执行设计的关键任务.例如，采用并行、分布式系统设计技术,在多台机器上同时进行P的集成和模拟验证[2].P集成者搜索并选择所需的IP 模块,混合、匹配以重用这些来自多个提供商的P模块.成功的IP集成需要每一IP模块适当的相应信息,这样P集成者可专注于设计问题.影响IP选择最关键的因素是文档质量、所选验证环境的能力和P可重用性记录.如果IP交付信息符合交付标准,IP模块的混合、匹配相对简单,但无法混合、匹配不同处理器子系统的应用软件IP.P需要客户化以满足应用[241.客户化包括IP选项的选择,IP间接口的建立.只有提供给客户抽象且精确的模型,才叮能选择出最适宜的参数.接口综合技术(25-261 自动产生IP间的连接逻辑,使IP能与系统其它部分一起正常工作.这需要在功能级建立硬软件驱动器、操作系统和应用软件接口,以使标准总线成为基于IP设计方法的主干.4) SOC验证面对验证过 程复杂度的提高,设计的验证是对SOC设计的又一新挑战.采用层次化验证方法,在不同的抽象层次建立模型和测试台127-2)以减少验证时间.从IP的角度，验证可被分为IP验证、集成验证和系统验证.验证过程依赖于测试计划模型的质量、测试台、可重用IP模块的持久性和验证流程的合理性.所有主要IP模块都必须进行验证.软件验证技术可减少验证过程的延长.在HDL级验证越多,最后验证:越简单.IP的重用包括测试的重用，IP集成者可根据IP开发者提供的测试台进行IP验证,也可根据已有的测试结果或抽象的模型进行评估.集成验证主要处理IP模块问通讯的验证.在寄存器传输级，有点点间处理和总线功能模式两种验证方法.系统验证检查整个.芯片的实际应用,它着雨于系统，而不足模块的能力.由于系统测试的高度复杂性,测试典型情况比特殊悄况更更要.提高模块的抽象层次，建立专用的硅快速原形使系统验证更为有效.中国煤化工6总结.MHCNMHG设计的重用是解决设计能力和芯片集成能力时有效力么个义总组万价了基于IP设计方法的研究现状及存在的问题,从多方面探讨了如何提高设计的叮重用性:建立统-的有效的基于P的设计方法,建立工业界广泛采用的重用标准,开发基于IP 的设计工具,建立统一的内第6期韩奇等:基于 IP的设计方法141部设计环境,开发大量的高质量的IP并建立便于存取的IP 库,提高设计抽象程度,研究基于P的系统设计方法.参考文献1 Kicikcakar K. Analysis of emenging core based design lfecycle. In; Proceedings of the ICAD. San Jose, Calif,1998. 445 ~ 4492 Keating M, Bricaud P. Reuse mehodology manual for system- on a ehip designs. Dorecht: Kluwer Academic Publish.ers, 19983 Zachery G. (Commodity IP vs. architectuml IP. In: Syuposium on VISI Circuits Digest of Technical. Honolulu, HI,1998. 74~ 754 Haase J. Dexsign mehodology for P providers. In; Borrione D, Emst R, eds. Procedings of he Desipn, Autonationand Test in Furope Conference and Exhibition. Minich, Cemuary, 1999. 728 ~ 7325 Djafni B, Benakki J. 00VHDL: objeet orienled VHDL. In; Proceedings of the VIDL Intermationul Usens Forun FallCornference. Santa Clara, USA, 1997. 54- 596 Ashendcn PJ, Wilscy P A. Marin D E. SUAVE: exterdling VHDL to improve data modeling support. EE Desigmn &Ts of Compuers, Lox Alaunilors, 1998, 15(2): 34-447 Shindler P, Weidenbacher K, 7immemann Y. P repositry, a web based IP rouse ifnastucture. In: Poceedings ofthe EEE Custon Inegatul Circuits Conference. New York，1999. 415 ~4188 Filippi E, Licciandi L, MontanaroA, et al. The vitual chip set: a parametic IP library for systemn on a chip design.In: Pocoedings of the IEEE Custom Inegrated Ciruits Conference. New York, 1998. 97~ 1009 Peixolo H P, Jaomne M F, Royo A, et al. The design space layer: supporting early design spacc exloration for core-based design. In: Borrione D, Erst R, els. Proceedings of the Design, Automation and Test in Earope Confereaceand Exhibtion, Miruich, Gemany, 1999. 676 ~ 68310 ()lcoz s, (astelvi A. (Garcia M. lmproving VHDL sof-cores with sofware like reviews and audits procedures. InPreedings Intenatioral Verilog HDL Conference and VHDL. Intermational Isers Fonm. Santa Claru, USA. 1998. 143-146.11 Kahng A B, lach J. Mangionc Simth w H, et al. Watenwurking techniques for itellctual pmperty prolcction. In:Procedings of the 36thDAC. San Francisco, Calif, 1998. 776~ 78112 Bricud P J. IP reuse creatiou for systen- on-a-chip design. In; Pocedings of the IEEE custom integrated cireuitsconfereuce. New York, 1999. 395 ~ 40]3 Lavafno L. Sanjovanni- vncenell A.5ystcmn level design mdels and imlementation techniques. In: Preelins In-lemational Conference on Aplication of Concurency w System Design. Piseata way, NJ. 1998. 24-3214 AshendenP J. Wilsey P A. (orsiderauins on sytenrlevel behavioral and stnucturul modeling exrains 10 VHDL.In: Poeedings of the IEEE lnterutional Verilog HDI. conference. Sanla Clara, USA. 1998. 42- 50I5 Chosh A, kunkel J, Liao s. Handware symtbsis fromC/C+ +. In; Borione D. Ens! R, els. Desigm. Automnationand Test in Eumpe Conferenec and Exhibition. Minich,16 Hleischman」. Butherioler K. Kress R. Java driven中国煤化Ileded ytems. n:Perulings of the 37th DAC. San Francisco, Calif. 1999.THCNMHG17 ChouP. Onega R, Hines K, et al. IPCHIN0OK: An integatrd P based design franework for dsnibued embeldledsystemn. In; Proreelings of the 37h DAC. San Francisco. (alif, 99 44-49l8 Liao s, Tjang s, Cupla R. An eficient implementatiun of reactivity for modeling hardware in the scenic dxsign envi-东南大学学报(自然科学版).第30卷ronment. In; Proceedings of the 34uh DAC. San Fruncisco, Calif, 1997. 70~ 7519 Martin G. Design methodologies for system level IP. In: Borrione D, Emst R, eds. Proceedings Design, Automationand Test in Europe. Paris, 1998. 286 - 28920 Gopisetty R, Hsu K, Chakankar A. Metbodology for proces portable hard IP block creation using cell based aray ar.chitecture. In; Proeedings Eleventh Annual IEEE Intemational ASIC Conference. Rochester, 1998. 271 -27521 Wingard D, Kurosawa A. Integration architecture for system- on-a- chip design. In: Proceedings of the IEEE custom in.tegrated circuits conference . New York, 1998. 85 ~ 88 .22 Remaklus W. On chip bus structure for custon core logic designs. In: Proceedings of the Wesoon. Anaheim, 1998. 7~ 1423 Dalpaso M, Bogliolo A, Benini L. Specification and validation of disrmibuted IP based designs with JavaCAD. In:Poceedings of the Design, Automation and Test in Europe Conference and Exhibition. Minich, Gemanry, 1999. 684 ~68824 Agaese J, Laurent B. Virtual component application and customization. In: Proceedings of the Design, Autonationand Test in Eurupe Conference and Exhibition. Minich, Gemany, 1999.9 726 ~ 72725 Passerone R. Rowson J A. Autonatic synthesis of iterfacs between incompatible procols. In: Pocedines of the36h DAC. San Francisco, (alif, 1998. 8~ 1326 Smith J, Micheli G D. Automnated compsin of handware conponents. In: Pocedings of the 35th DAC. San Fran-isco, (Calif, 1998. 14~ 1927 Frank G A. Cray F C, Gopalakrisnan s, et al. Reuse of models and tsbenches at diferet levels of abtract. InPoedings of the 1EEE Intemational Venilog HDL conference. Santa Clara, 1998. 130~ I3728 ChauhanP, Clarke EM. Li Y, et al. Venifying IP-Core based sytem on-chip design. hn: Snidhar R, Buchner T,Krishnamurthy R K,ods. Poxding of the 12h.ASIC/SOC Conference. Pttsbugh, USA, 199.27-2929 lahiri K, Raghunathan A, Dey S. Fast performance analysis of hus- based systerm-o-chip conunication. In: Prorcedings of the CAD. Los Alamitos, Calif, 199.566~ 572IP-Based Design MethodologyHan QilLiang Yu Wei Tongli' Zheng Jiang?Jia Wei2(Mcelectnrics Crnter, Soubheat Univernity. Nanjing 210096)(Motunla Eletrrics LTD. Suzhou Braunch. Suthou 215011)Abstract:In order to improve reusablity of IP module, this paper will research IP-based designmehodology as viewed from reuse standards building, IP development strategy, IP repository building,system design methodology. I is essential to establish unitive efective IP-based design methodology andwidely adopted industry standards, to develop desigild unitive inner de-中国煤化工sign envionment, develop high quality IP and accesE designabstractlevelto research IP based system design methodology .TYHCNMHG.Key words: reusable; IP; design methodology